解説 IDF Spring 2003レポート(1) 市場完全制覇への階段を登るIntelのサーバ・プロセッサ戦略 1. 2005年までのプラットフォーム互換を保証したItaniumプロセッサ・ファミリ 元麻布春男 2003/03/01

---

　2003年2月18日から21日までの4日間、米国カリフォルニア州サンノゼで、Intelが主催する開発者向けのカンファレンス「Intel Developer Forum（IDF） Spring 2003」が開催された。17日の月曜日が米国の祝日（President's Day）ということで、今回は火曜日からスタートしている。今回のテーマは、「Accelerating convergence: innovations in communications and computing（加速する融合：コンピューティングとコミュニケーションの革新）」ということで、基本的には前回の延長線上であった（IDF Fall 2002 Japanの模様については「解説：『融合』の先にあるIntelの展望」を参照のこと ）。コンピューティングとコミュニケーション（通信）の融合がテーマで、新味に乏しい感は否めない。また、長引く不況の影響か、併設の展示会も若干寂しい印象だった。だがその一方で、テクニカル・セッションなどから与えられる情報という面では、比較的充実したカンファレンスではなかったかと思う。IDF 2003 Springの模様を「サーバ」と「クライアントPC」の大きく2つの分野に分けて、2回にわたって紹介しよう。今回は、サーバ関連の話題から紹介していく。

攻勢をかけるItaniumの動き

　IDF Spring 2003が開催された前の週、サンノゼの隣町ともいえるサンフランシスコで半導体関連の国際会議「ISSCC（International Solid-State Circuits Conference）」が開催された。Intelは、ISSCCで将来に向けた技術発表と同時に、Itaniumプロセッサ・ファミリ（IPF）について情報のアップデートを行っている。Intelでサーバ向けプロセッサならびにプラットフォーム製品を扱うEnterprise Platforms Group（EPG）のマイク・フィスター（Mike Fister）上級副社長のキーノート・スピーチも、IPFに関しては基本的にこれをなぞるものだった。

　図1は、フィスター上級副社長が示したIPFのロードマップだ。開発コード名「Deerfield（ディアフィールド）」の正式名称が「Low Voltage Itanium 2（LV Itanium 2：低電圧版Itanium 2）」であることが公式に明らかにされたことを除き、それほど目を引くような内容ではない。が、仔細に見ると2004年に4ウェイ以上のマルチプロセッサ（MP）に対応したMadison 9Mのほか、デュアルプロセッサ（DP)専用にDeerfieldの改良版も提供されることが分かる。

図1 IDFで示されたIPFのロードマップ

開発コード名「Deerfield（ディアフィールド）」で呼ばれているプロセッサが「低電圧版Itanium 2」という名称になること、またデュアルプロセッサ向けがDeerfield以降も継続的にラインアップされることも明らかになった。

　すでにItanium 2については、現行のMcKinley（マッキンリー）コアによるものから、2005年にリリースされるデュアル・コアを採用するMontecito（モンテシト）コアまで、プラットフォーム・レベルでの互換性を保証することを明言している。これは、単にプロセッサがソケット・レベルでの互換性を有するだけでなく、電源仕様や消費電力（130W）の点でも互換性を維持し、将来のプロセッサをMcKinleyベースのシステムに完全に差し替え可能とすることまでを含んでいる（図2）。ユーザーにとっても、現在のIPFに対する投資が保護されるということであり、この互換性維持の方針は歓迎したい。Deerfieldについては、まだここまでのコミットは正式にはなされていないが、62Wという消費電力も含め、通常版のItanium 2と同様な互換性保証を行う方向にあるようだ。

Itanium 2の互換性

図に「Platform Life Thru 2004 and Beyond（プラットフォームは、2004年以降も利用される）」と書かれているように、2005年に登場するMontecitoコアまで、ハードウェアとソフトウェアの両面で、完全な互換性が維持される。

　また、2005年にリリースが延期されたMontecitoだが、これが通常版と低電圧版の両方に使われるのはすでに公表済みの情報である。ただ、デュアルプロセッサ（DP）版の項には、「デュアル・コア」と明記されていないのが気になるところだ。プレスとのブリーフィングにおいてフィスター上級副社長は、「Montecitoはマイクロアーキテクチャに手を加えるのによいタイミングだ」という趣旨の発言をしており、Montecitoコアの低電圧版は改良されたコアを採用するものの、デュアル・コアではない可能性も考えられる。

　では、どのようなマイクロアーキテクチャの変更が行われるのだろうか。ソフトウェアの互換性を完全に維持するとしている以上、大幅に命令を追加するといった改良は考えにくい。おそらくは、キャッシュ周辺の改善や演算ユニットの構成に小規模な変更が加わるなどが主体になるものと思われる。もう1つ可能性として考えられるのは、IA-32互換のハードウェアの扱いだ。現在のIPFは、IA-32用に書かれたプログラムとの互換性を維持するため、IA-32互換のハードウェアを内蔵し、命令変換などによりIPF上でIA-32対応ソフトウェアの実行を可能としている。ただ、この互換ハードウェアがサポートしているのはSSE命令までで、Pentium 4に追加されたSSE2命令や、2003年後半にリリースされる開発コード名「Prescott（プレスコット）」で追加される13個の新命令には対応していない。IA-32にこうした新しい命令が追加されるたびに、互換性維持を目的にIPFのIA-32互換ハードウェアに手を加えるのは現実的ではない。IPFで最大の性能を引き出すには、IPFのネイティブ・アプリケーションを用いるべきであり、IPF自身もそれを前提にチューニングされるべきだからだ。

　今回のIDFで登場してきたアイデアは、IPFの動作環境に「IA-32 Execution Layer（IA-32 EL）」と呼ばれるソフトウェアを追加することで、IA-32との互換性を維持しよう、というものだ。互換性の維持をソフトウェアにゆだねることで、新しいIA-32命令への対応が容易になるだけでなく、対応したソフトウェアの配布も容易になる。図3によると2003年後半には、IA-32 ELが登場し、ハードウェアとの組み合わせにより、IA-32との互換性を提供することになっている。

図3 IA-32 Execution Layerの概要

ソフトウェアで実現されているだけに、現行のMcKinleyで対応することも原理的には不可能ではない。これより、IA-32の命令拡張に対して柔軟に対応可能となる。

　このようにソフトウェアでIA-32との互換性が維持可能であれば、将来のプロセッサ、例えばMontecitoではIA-32互換ハードウェアを取り除き、ソフトウェアだけで互換性を実現することもあり得るのではないかと思われる。ただ、「現時点ではこのような方法で、Pentium 4などのIA-32プロセッサの性能を上回ることは困難で、IA-32プロセッサも引き続き改良が加えられるため、4〜5年のスパンでも難しい」ということであった。フィスター上級副社長は、「いつかはこのような手法によって、IA-32対応ソフトウェアをIA-64プロセッサ上で実行した方が、IA-32プロセッサで実行するより性能が高くなる日がくるだろう」と付け加えることも忘れなかった。

　IPFに対応したチップセットについては、Intelから新しい製品の発表はなかった。すでに販売されているIntel E8870を、今後デュアルプロセッサ用にも販売していく、という発表が目立ったくらいだ。これは、Deerfield対策だと思われる。次世代のI/O規格であるPCI Expressへの対応も待たれるところだが、チップ間の接続にPCIバスやHubLinkを用いているIA-32用チップセットに対し、Intel E8870は「Scalable Port」と呼ばれる技術を採用しており、IA-32ほど早急にPCI Expressの対応を急ぐ必要がないものと考えられる。

　一方、新しいチップセットを発表したのがIA-64の開発パートナーであるHewlett-Packard（HP）だ。Intelのフィスター上級副社長に招かれるように登壇したHPのスコット・スタラード（Scott Stallard）上級副社長は、新チップセットのsx1000と、それを採用した次世代ハイエンド・サーバであるsuperdomeのお披露目を行った（写真1）。sx1000は、現在PA-RISCに対応したsuperdomeに採用されている「Yosemite」の後継となるチップセットだ。HPのCellアーキテクチャに基づくものだが、sx1000はPA-RISCとItanium 2の両方に対応するのが特徴だ。これにより、Itanium 2をサポートしたハイエンド・サーバの構築が可能になると同時に、PA-RISCからIPFへの移行が容易に実現できることになる。

写真1　sx1000ベースのプロセッサ・モジュール

フィスター上級副社長のキーノート・スピーチでは、HPのスタラード上級副社長がsuperdomeに使われているsx1000ベースのプロセッサ・モジュールを紹介した。

サーバ向けIA-32プロセッサのロードマップ

　サーバ向けのIA-32プロセッサのうち、デュアルプロセッサ対応のIntel Xeonは、デュアルプロセッサのサポートを除き、デスクトップPC向けのPentium 4に酷似しており、ロードマップも近い。しかし、今回のIDF Spring 2003で公開されたロードマップには、Pentium 4に該当する製品がないプロセッサが現れた（図4）。それは、1Mbytesの2次キャッシュを内蔵したIntel Xeonだ。一説には開発コード名「Gallatin（ギャラティン）」で呼ばれていたIntel Xeon MP用に用意されていたコアだといわれている。このコアは、Pentium 4でも採用が検討されたのだが、AMDのAMD Athlon 64（次世代のデスクトップPC向け64bit対応プロセッサ）が延期されたため、デスクトップPC向けにはリリースされないことになったようだ。

図4 デュアルプロセッサ対応Intel Xeonのロードマップ

この図を見ると分かるように、開発コード名「Nocona（ノコナ）」で呼ばれる90nmプロセス製造によるプロセッサの前に、1Mbytesの2次キャッシュを内蔵したIntel Xeonが2003年第3四半期にリリースされることが明らかになった。

　EPGのEnterprise Processor Marketing担当のジョン・シャープ（Jon Sharp）氏によると、この1Mbytesキャッシュ版Intel Xeonの開発コード名は、512Kbytesキャッシュ版と同じ、「Prestonia（プレストニア）」であるとのことだ。GallatinやPrestonia、あるいはPrescott（プレスコット）といったコード名は、特定のダイやコアに付けられたものではなく、プロセッサ製品に付けられるものなので、これはこれで正しいのだろう（だからこそ、シングルコアからデュアルコアに変わっても、MontecitoはMontecitoのままである）。

　2003年第4四半期に登場するNoconaは、デスクトップPCではPrescottに相当するプロセッサだが、その詳細は明らかにされていない。今回のIDFではPrescottについて大幅な情報公開が図られたのとは対照的な扱いだ。おそらくPrescottと同じような機能・特徴を持つプロセッサだと考えられるが、Intel Xeonが先にHyper-Threadingテクノロジを有効にしたように、1つや2つはNoconaで先行する機能があるのかもしれない（ソフトウェア・サポートを考えれば、考えにくいように思うが）。

　次ページでは、Intel Xeon MPのロードマップならびにサーバI/Oについて、IDF Spring 2003で公開された内容を紹介しよう。

関連記事
解説	IDF Fall 2002 Japanレポート：「融合」の先にあるIntelの展望

　

INDEX
	IDF Spring 2003レポート
	市場完全制覇への階段を登るIntelのサーバ・プロセッサ戦略
	1．2005年までのプラットフォーム互換を保証したItaniumプロセッサ・ファミリ
	2．シリアルへと向かうサーバI/Oのロードマップ

　

「System Insiderの解説」

＠ITメールマガジン　新着情報やスタッフのコラムがメールで届きます（無料）