キーワード 半導体技術に関するキーワード デジタルアドバンテージ　小林 章彦 2007/01/27

　「ムーアの法則」で知られる「半導体の集積密度は18〜24カ月で倍増する」というあまりにも有名な経験則は、1965年にIntelの共同創設者であるゴードン・ムーア（Gordon Moore）博士が発表したものだ。この法則は、多少のブレはあるものの、未だに着実に守られている。

　この経験則を支えているのが、製造プロセスの進歩である。一般に製造プロセスが0.7倍の細密化で進歩するため、同じ回路設計ならば、製造プロセスを1世代進めることで、ダイの面積は約半分（0.7倍×0.7倍＝0.49）になる。つまり製造プロセスが1世代進むと、半導体の集積密度は約2倍になるわけだ。

　Intelは、2005年第4四半期から65nmプロセスによるプロセッサの製造を開始している（出荷は2006年1月）。すでに45nmプロセスの開発も進んでおり、2007年後半には量産を開始するとしている。つまり、ムーアの法則を守るように、約2年で製造プロセスを1世代進化させようとしているのだ。

　しかし、製造プロセスの微細化にともない、さまざまな物理的障害が発生するようになってきている。例えば、本来のトランジスタの動作とは無関係に流れてしまう「リーク電流」の増大などが挙げられる。それらを解決するためさまざまな素材や新しい技術が投入されている。

　そこで、ここでは半導体関連のニュースリリースや記事を読む際の参考になるような半導体プロセス技術の用語を取り上げる。

■銅配線

半導体プロセス技術における、銅を利用した配線。従来のアルミニウムから、より低い電気抵抗値の銅を配線として利用することで、配線抵抗の低減を実現し、回路の動作速度の向上を実現している。 　プロセス技術の微細化によって配線は細くなり、かつ集積度の向上で配線長が長くなっている。そのため大規模マイクロプロセッサなどでは、トランジスタの遅延よりも配線部分の遅延が速度向上の阻害要因となってきた。そこで、アルミニウムよりも電気抵抗が低い銅を配線に利用することで、配線抵抗を低減し、高い動作周波数による駆動を可能にした。 　しかし銅は、アルミニウムに比べて基板となるシリコンに浸透しやすく、配線のショートなどを引き起こしてしまうという問題があった。そこで、銅が浸透しにくい絶縁素材も同時に採用されている。

■Low-k

配線をカバーする絶縁に利用される誘電率の低い素材。 　 　銅配線の採用に伴い、銅がシリコンに浸透しないような絶縁素材を利用する必要が生じた。しかし、そのような絶縁素材の多くは誘導率が高く、銅によって配線抵抗を下げても、銅配線をカバーする絶縁素材の配線容量が増加して配線遅延を解消できない。そこで銅が浸透せず、かつ低誘導率の素材が求められた。こうした低誘電率の絶縁素材を「Low-k」と呼んでいる。

■リーク電流

本来のトランジスタの動作とは無関係に流れてしまう電流。リーク電流が増えると消費電力が増大し、その結果発熱などの問題が起きる。 　リーク電流が発生する要因は、大きく3種類に分類できる。 　1つはスレショルド電圧（しきい値電圧）の低減に伴うリーク電流である。スレショルド電圧というのは、ある電圧を過ぎると回路が急に電気を流し始めるような境界となる電圧レベルのことだ。 　一般的にスレショルド電圧の何倍かの電圧をかけて始めて、回路は目一杯電気を流す。そのため電源電圧を仮に0.8Vまで下げたとすると、0.8Vのスレショルド電圧で作った回路は動かないことになり、スレショルド電圧をさらに下げなければならない。つまり（半導体の微細化に併せて）電源電圧を下げるならば、スレショルドもそれに合わせて下げる必要があるわけだ。しかしスレショルド電圧を下げ続けて、0Vに近付くと、回路の入力電圧を0Vにしても、電流が流れるようになってしまう。これが「サブスレショルド・リーク電流」と呼ばれるものである。 　2つ目は、微細化に伴うゲート絶縁膜の薄膜化によるリーク電流だ。ゲート絶縁膜が薄くなると絶縁が不十分になり、その結果、ゲートから電流が漏れてしまう。これが「ゲート・リーク電流」と呼ばれるものだ。 　3つ目は、シリコン基板とソース／ドレインとの接合部の結晶欠陥によって発生するリーク電流である。これが「接合リーク電流」と呼ばれるものだ。 基本的なCMOSトランジスタの構造

■High-k

ゲートとシリコン間の絶縁に利用される誘電率の高い素材。 　製造プロセスの微細化に伴いゲート絶縁膜の厚さが原子数個分にまで薄くなると、トンネル効果によるゲート・リーク電流が増大し、消費電力と発熱が増大してしまうという問題が起きる。ゲート・リーク電流を低減するには、ゲートとシリコン間の絶縁膜を厚くすればよい。そこで誘電率の高い材料を使うことで、従来の絶縁素材である二酸化ケイ素と同等の電気容量を持ちながら、厚い絶縁膜を生成することを可能にした。このような高誘電率の素材を「High-k」と呼ぶ。

■SOI（Silicon on Insulator）

シリコンの薄膜を酸化シリコンなどの絶縁物の上に設けたウエハ構造ならびに、それを利用した半導体プロセス技術。LSIの性能向上と低消費電力化を実現する。 　トランジスタを絶縁層に構築することで、トランジスタのリーク電流を低減したり、意図しない「寄生」ダイオードやバイポーラ・トランジスタの生成を防いだりすることが可能になる。その結果、リーク電流による消費電力の増大や寄生ダイオードなどによるスイッチング速度の低減を防ぎ、低消費電力化と性能向上を実現する。IBMによれば、SOIを採用することで、最大30％の性能向上、あるいは50％の消費電力の低減が可能だということだ。 　ただし基板となるシリコン上に酸化シリコン層を作り、さらに回路を形成するための薄膜のシリコン層を生成する必要があることから、従来のウエハに比べて高価で、供給量も限られているという問題がある。そのため、IBMやAMDは積極的にSOIを採用している一方で、Intelは価格と供給の両面の問題から現在のところSOIの採用はないとしている。

■歪みシリコン（Strained Silicon）

トランジスタのチャネル形成部分に引っ張りもしくは圧縮の歪みを加えることで、トランジスタの動作速度を向上させる技術。結晶格子の歪みを利用することで、電子の移動速度を10〜20％程度向上できるといわれている。 　すでにIntelとAMDが90nmプロセスで歪みシリコンを採用している。

　

「System Insiderのキーワード」

＠ITメールマガジン　新着情報やスタッフのコラムがメールで届きます（無料）