第258回 Intel「Alder Lake」とAMD「EPYC」に見る次の戦いの行方：頭脳放談
Intelからコンシューマー向けプロセッサ「Alder Lake」が、AMDから第3世代のサーバ向けプロセッサ「EPYC」がそれぞれ発表された。用途は異なるものの、この2つのプロセッサから、Intel VS. AMDの次の戦いが見えるような気がする。
朧気（おぼろげ）な記憶によれば、「AMDがデータセンター向けプロセッサEPYCの第2世代を発表した」と書いたのは2021年に入ったばかりのころだと思う（頭脳放談「第248回 AMDのデータセンター向けプロセッサ『AMD EPYC』は『お、ねだん以上』？」参照のこと）。
まだ2021年末というには早いというのに、また書かなければならないようだ。「AMDがデータセンター向けプロセッサ『EPYC』の第3世代を発表した」と（第3世代のEPYCについては、AMDのWebページ「AMD EPYC 7003 Series Processors」参照のこと）。この発表の頻度に実感する。AMDの企業や大規模組織向けの市場（エンタープライズ市場）への傾倒ぶりがよく分かるというものだ。
一方、Intelの新世代「Alder Lake（アルダーレイク）」が市場に出回ってきている（Intelのプレスリリース「インテル、第12世代インテルCoreプロセッサー・ファミリーを発表」参照のこと）。「ようやくAMD（TSMC製造）と同等に戦えるようになった」はずの製造技術によるデバイスだ。
このチップは、Armの「bigLITTLE（高速だけど消費電力が多いコアと、そこそこの性能だけど消費電力が少ないコアとの組み合わせ）」のマネといってはなんだが、高速コア（大）と高効率コア（小）のHigh-Lowミックスなヘテロ（ヘテロジニアス）な構成を特徴としている。Intelでは高速コアを「Performance-core（P-core）」、高効率コアを「Efficient-core（E-core）」と呼んでいる。
Alder Lakeのブロック図
Alder Lakeでは、高速のP-coreと高効率のE-coreの組み合わせで構成される。ワークロードによってこの2つのコアを切り替えることで、低消費電力と高性能の両立を実現するという（IntelのWebページ「概要: デスクトップ PC 向け第 12 世代インテルCoreプロセッサー」を基に作図）。
実際、ArmのbigLITTLEはスマートフォン（スマホ）分野で、とてつもない実績を積み上げてきているアーキテクチャだ。Intelのそれは、Armとは異なるが、その指向性としては一般消費者向けの市場（コンシューマー市場）に適合することはほぼ間違いないだろう。
AMDはサーバ市場に殴り込み？
こうして書いてみると、両社、相手の得意とする市場に「殴り込んでいる」ことが分かる。AMDとしては、長年指をくわえて眺めているしかなかったエンタープライズ市場の門戸が、ここに来てAMDに大きく開かれたので、ここで一気にシェアを伸ばしたいのだろう。何といってもエンタープライズ市場は、利益の大きさが違う。AMDの目の色が変わるのも無理はない。
一方、Intelには長期にわたる自社プロセスの停滞と、十分な数を出せなかった製造上のオウンゴール的問題があった。
しかし、そこをAMDに突かれて、AMDに急速なシェア拡大を許してしまったのには、AMD側の努力もある。長年ギリギリの経営を続けながらも、ゲーム向けに代表されるコンシューマー市場向けに「お値段の割に性能がよい」とか「消費電力の割に性能がよい」とか、「コスパ」とか「パワパ（そういう言い方しないか？）」のよさを指向してきて、実績を積み上げてきた。それがZenアーキテクチャの登場とともに市場に広く認知されたという背景がある。
現段階では、AMDの「コスパのいい」イメージが、市場を覆っている感じがする。以前ほどデリバリーがよくなく、また安くないかもしれなくてもだ。端的にいえば、Intelにしたら、その市場認知を切り崩さないことにはそのうち立つ瀬がなくなる可能性もあり、危機感があるように思える。AMDよりもお求めやすい価格で性能が上回る、という状況をローエンド、つまりはコンシューマー市場から打ち立て、AMDの立場をそぎ落としていきたいのだと思う。
ビジネス的にはIntelとAMDのノーガードの打ち合いにも見える状況だが、前述の通りそのポイントは絶対的な価格とか絶対的な性能、消費電力ではなく比率（レシオ）なのである。
そして、技術的にも絶対的な性能ではなく、相対的なものがより重要になってきているように思われるのだ。その昔は技術を足し算的に積み重ねて高性能を目指したが、今は引き算で削っていって何処（どこ）まで性能を残せるか、という時代になっている。
消費電力との戦いは、時間的なオン／オフか、空間的なオン／オフか
ダークシリコン（シリコンチップ上で消費電力の制限により、電力の供給が行えない領域）が問題になったのは一昔以上前かもしれない。そのころから、プロセッサ的には、全性能を同時にフルに発揮させてしまったら過大な発熱でトランジスタが溶けかねない状況になってきた。
いかにして、どこを止めるか、リミットをかけるか、が最重要課題となっている。温度をチェックしながら、コアごとに仕事のオン／オフと周波数を調整してきたわけだ。
IntelのAlder Lakeがよい例だと思うが、性能だけなら大きいコアだけを並べる方がいい。しかし、それでは無理が生じるので、小さいコアと組み合わせて散らせるわけだ。この散らせ方、が現段階ではIntelとAMDで差がありそうだ。
抽象的にいえば、空間的に「オンの部分」と「オフの部分」を切り分けるという方法と、時間的に「オンの時間」と「オフの時間」を分割する方法があり得る。実際にはその両方が組み合わさっている。
それは、IntelもAMDも例外はない。しかし、アプリによって、オン／オフの最適解は明らかに異なるのだ。例えば、エンタープライズ市場では、負荷のなだらかな変動はあるものの、比較的均質なスレッドが24時間365日、大量に実行され続ける。
それに対して、コンシューマー市場では、一瞬負荷の非常に重いアプリのスレッドが走るかもしれない一方で、多くの時間はバックグラウンド的処理がダラダラと走っている。
また、エンタープライズ市場といっても、一般的な企業のサーバと、HPC（スーパーコンピュータ）では大きく異なる。サーバでは、相互に無関係なトランザクションのスループット（単位時間当たりの処理容量）を最大化したいはずだ。一方、HPCでは、巨大な1つのタスクを何十万個、何百万個に分割して実行するものの、求めるのは全体で1個のタスクの完了までに至る経過時間の短縮である。
コンシューマー市場でも、リアルタイムな表示と反応が重要なゲームと処理スループット重視のビデオエンコード、UI中心のビジネスアプリでは要求が異なってくる。これからは、プロセッサ側でもアプリに応じて手加減をするような仕組みになっていくように思われるがどうだろうか。
IntelのAlder Lakeは空間的なオン／オフを優先する
さて、IntelはAlder LakeでArm式のヘテロなコア構成に舵（かじ）を切った。これは空間的なオン／オフを時間的なオン／オフよりも優先する思想だと考える。つまり、「ダラダラ長く」の仕事と、「瞬間的に速く」の仕事を識別して割り当てる方法だ。
初期のArmは苦労したのではないかと推察するが、現時点ではみなさんが対応できている技術になっている。もちろん、時間的にもオン／オフ（そして動作周波数を上下）を制御する。
AMDの場合は、今のところ均質なコアを並べる構成で、仕事を識別してコアに割り当てる必要はない。どのコアも同じように処理できるからだ。しかし、空間的なオン／オフがないわけでもない。軽い負荷であれば休んでいるコアが増えるから空間的にもマダラになるのだ。
両社とも時間的、空間的な手法を併用しているといえる。もともとコンシューマー向けのAlder Lakeの現行機種をEPYCと比べてはいけないが、AMDの方法の方が、エンタープライズ向きである。サーバにせよ、HPCにせよ、小分けにした後の1つ1つの仕事（スレッド）は似たものが多数だからだ。
それに対して、IntelのAlder Lakeは、仕事の向き不向きを判断してコアへの割り振りを仕切らないとならない。Windows 11はこれが上手にできるというウワサだ。当然コンシューマー市場向けである。
今後のキー技術は「3D実装」
現状の両社のコアを考えてみる。AMDは比較的コンパクトで性能、消費電力もバランスのとれたコアであるので、同じものを並べていきたいのだろう。対するIntelは、シングルスレッド性能でAMDを凌駕（りょうが）する大きいコア（しかし消費電力が多い）と、非力だがAMDより小さくて消費電力も少ないコアを組み合わせて上下からAMDを挟みこんでいるように思われる。
Intelにしたら、AMDのサーバ市場への攻勢を防ぐために、エンタープライズ向けに構成を変えた製品を早急に出す必要を感じているだろう。
逆にAMDからすると、コンシューマー市場でのコスパ評価が覆ると、せっかくの流れをIntelに奪い返されることになる。2022年（といってもすぐだが）に出てくる「Zen 4」で、Intelのコンシューマー向けのハイエンドプロセッサをたたく必要（特にシングルスレッド性能で）を感じているに違いない。今回の発表はその第一歩となる。
1つ、今後のトレンドを支配するようになるのではないかと思われるものが、3D実装技術である。今回、AMDはキャッシュを別チップにして3次元実装していると発表した。3次元の実装技術は両社ともやっているし、モバイル分野では昔からやっているから、メモリを重ねること自体に不思議はない。
しかし、1個のプロセッサを多数のチップで構成する方向に舵を切っている点で注目される。チップ面積が2倍になればコストは2倍以上になるのが半導体である。ザックリいえば、不良率も2倍になるからだ（実際には冗長性など使って不良率はコントロールしているだろうが）。
しかし、性能を落とさずに小さい部品から構成できればコストダウンは間違いない。もちろん実装技術に金がかかりすぎてもダメだが。コスパ（レシオ）の戦いでの最重要要素になる可能性がある。
部品化は、プロセッサ構成の最適化にも役立つ可能性がある。ヘテロでもホモ（ホモジニアス）でも自在に部品を組み合わせて作れるとよい。実装は地味だが、今後の世界を変えていきそうだ。しかし、冬場のおでんみたいだな。卵と竹輪、それにさつま揚げ2つずつね。
筆者紹介
Massa POP Izumida
日本では数少ないx86プロセッサのアーキテクト。某米国半導体メーカーで8bitと16bitの、日本のベンチャー企業でx86互換プロセッサの設計に従事する。その後、出版社の半導体事業部などを経て、現在は某半導体メーカーでヘテロジニアス マルチコアプロセッサを中心とした開発を行っている。
Copyright© Digital Advantage Corp. All Rights Reserved.