連載 IT管理者のためのPCエンサイクロペディア 第13回 PCのエンジン「プロセッサ」の歴史(7)〜デスクトップPC向けと袂を分けたサーバ向けプロセッサ 元麻布春男 |
NetBurst採用の本格的サーバ向けプロセッサ「Intel Xeon MP」
2002年1月に登場したPentium III-Sは、サーバ向けプロセッサではあるが、若干毛色の違う存在だ。0.13μmプロセスによる低消費電力を売り物にしたこのプロセッサは、主にモバイルPC向けであったTualatin(テュアラティン)コアを流用したものである。実装密度を極限まで高めたブレード・サーバを意識したプロセッサであったが、ネットバブルの崩壊により主力顧客層と思われていた通信業界が大きなダメージを受け、ブレード・サーバという製品セグメント自体が仕切り直しとなってしまった。これを受けて、Intel社内の販売体制も見直しがなされ、Pentium III-Sの担当事業部はサーバ向けプロセッサを手がけるEPG(Enterprise Platform Group)から、通信事業担当のICG(Intel Communications Group)へと変更になっている。
Pentium III-Sから2カ月弱遅れて、第2世代のIntel Xeonが登場した。開発コード名「Prestonia(プレストニア)」で呼ばれるこのプロセッサは、デスクトップPC向けのNorthwood(ノースウッド)に相当するもの。0.13μmプロセスで製造され、512Kbytesの2次キャッシュをオンダイで実装する、というスペックは共通だ。ただし、Pentium 4がサポートしないデュアルプロセッサ構成をサポートすることに加え、Hyper-Threadingテクノロジ(HTテクノロジ)をサポートすることが大きな違いとなっている。デスクトップPC向けのPentium 4では、2002年11月に発表となった3.06GHz版までHTテクノロジのサポートは行われなかったが、サーバ/ワークステーション用のプロセッサでは、半年以上サポートが先行していたことになる。
DP版が第2世代に入ったころ、ようやくMP版のIntel Xeonとしては第1世代になるIntel Xeon MP(Foster MP)がリリースされる。0.18μmプロセスで製造されたIntel Xeon MPは、Intel製プロセッサとしては初めてオンダイで3次キャッシュを実装した。Pentium III Xeon(Cascadesコア)と同様、DP版Intel XeonやPentium 4とは異なるデザインが採用されたことになる。
注目されるのは、このIntel Xeon MPでもHTテクノロジがサポートされていることだ。DP版Intel XeonとPentium 4でHTテクノロジがサポートされたのは、0.13μmプロセスになってからだ。しかし、デザインがPentium 4とは異なるとはいえ、0.18μmプロセスで製造されているIntel Xeon MPにおいても、HTテクノロジがサポートされたことから、当初からNetBurstマイクロアーキテクチャにはHTテクノロジがインプリメントされていた、と推測される。このことから実はHTテクノロジそのものは、開発コード名「Willamette(ウィラメット)」で呼ばれていた0.18μmプロセス製造のデスクトップPC向けPentium 4にも存在している(ただし無効化されている)のではないかと考えられている。
第2世代で普及期に入ったIPF
第2世代に入ったIPF「Itanium 2」 |
64bitプロセッサのIPFを第2世代に入り、Itanium 2がリリースされた。実験機的な要素が強かった初代Itaniumに対して、Itanium 2では2005年までのソケット互換を保証するなど、本格的に普及させようという意気込みを感じる。 |
2002年7月、IPFも2世代目に突入した。McKinley(マッキンリー)の開発コード名で呼ばれていた「Itanium 2」の登場である。Itanium 2では、動作クロックが引き上げられるだけでなく、2次キャッシュの増量、3次キャッシュ(1.5Mbytesあるいは3Mbytes)のオンダイ化、システム・バスの高速化、内部アーキテクチャの見直しなど、さまざまな部分で改良が施されている。その結果、Itanium 2の性能は、Itaniumに対しおおよそ2倍に達する。システム・バスの高速化にともない、Itanium 2はItaniumに対しソケット・レベルでの互換性を持っていない。このことからも、ItaniumはItanium 2のための「実験機」という前述の印象を強くしてしまう。なお、Itanium 2のソケットならびにバス・インターフェイスは、2005年にリリースされる開発コード名「Montecito(モンテシト)」で呼ばれるプロセッサまで、互換性が維持されることが明らかにされている。最大消費電力も130Wで維持されるため、システム・ベンダならびにユーザーは、McKinleyからMontecitoまでスムーズな移行が可能となる。
このようにIPFが順調に性能を向上させる中、サーバ向けプロセッサとしてはメインストリームになるIntel Xeon MPも、2002年11月に第2世代となり、0.13μmプロセス製造になった。開発コード名「Gallatin(ギャラティン)」で呼ばれるこのプロセッサでは、2次キャッシュ、3次キャッシュとも第1世代(Foster MP)から2倍に増量された。もちろん、HTテクノロジもサポートされている。
明らかになってきた今後のサーバ向けプロセッサのロードマップ
以後のサーバ向けプロセッサのロードマップだが、DP版のIA-32プロセッサに関しては、Nocona(ノコナ)と呼ばれる開発コード名のプロセッサを用意していることが明らかにされている。デスクトップPC向けのプロセッサではPrescottに相当するこのNoconaは、90nmプロセスで製造され、1Mbytesの2次キャッシュを内蔵すると見られている。一方、MP版のIA-32プロセッサについては、90nmプロセスを用いた製品の予定が必ずしも明らかになっていない。Gallatinの3次キャッシュを増量させたプロセッサがリリースされるという話もあるが、それでIA-32のMP版プロセッサは打ち止め、ということもないように思う。
情報が少ないIA-32版のサーバプロセッサに対し、IA-64に関してはIntelは気前良く(?)情報を開示している。まず開発コード名「Madison(マディソン)」で呼ばれるItanium 2は、0.13μmプロセスで製造され、2003年の夏にリリースされる。3次キャッシュが3Mbytes、4Mbytes、6Mbytesの3種類が用意されること、動作クロックは1.5GHzとそれより低いもう1種類が提供されること、が明らかになっている。
本来のスケジュールであれば2004年には90nmプロセスによるMontecito(モンテシト)がリリースされる予定だったが、その代わりにMadisonの3次キャッシュを9Mbytesまで増量した「Madison 9M」が登場することになった。Montecitoは2005年になったが、当初のシングル・コアからデュアル・コアに変更されているので、開発コード名が継承されただけで、全く別モノといえるだろう。従って、IPFの90nmプロセス導入という観点からは1年遅れたことになるが、デュアル・コア・プロセッサの投入という観点からは前倒しになったことになる。Montecitoはデュアル・コアだが、バス・インターフェイスにアービタ(調停機能)をはさむことで、Itanium 2とのソケット・レベルの互換性が維持される。内蔵する2つのプロセッサ・コアには、それぞれ独立した3次キャッシュが統合されており、1プロセッサ・コア当たり9Mbytes以上(プロセッサ全体としては18Mbytes以上)の容量が確保される見通しだ。
IPFのロードマップ |
このほかIPFには、開発コード名「Deerfield(ディアフィールド)」で呼ばれるIPF搭載エントリ・サーバやブレード・サーバなどをターゲットにした、低消費電力で低価格なデュアルプロセッサ構成対応のプロセッサが、2003年の第4四半期に登場することになっている。また、さらに将来の計画として、デュアル・コア化だけでなく、マルチスレッド対応(IA-32のHTテクノロジとは異なる)も計画されているようだ。このようにIntelがIPFについて積極的に情報を公開するのは、IntelのIPFに対する深いコミットメントを示すことで、ユーザーやOEMの不安を解消することが狙いだと思われる。
プロセッサ名 | Pentium II Xeon | Pentium III Xeon | Pentium III Xeon |
発表日 | 1998年6月 | 1999年3月 | 2002年9月 |
開発コード名 | Deshutes | Tanner | Cascades |
データ・バス幅 | 64bit | 64bit | 64bit |
物理メモリ空間 | 64Gbytes | 64Gbytes | 64Gbytes |
製造プロセス | 0.25μm | 0.25μm | 0.18μm |
トランジスタ数 | 750万個(プロセッサ・コアのみ) | 950万個(プロセッサ・コアのみ) | 2810万個 |
内部クロック周波数 | 400M〜450MHz | 500M〜550MHz | 600M〜1GHz |
外部バス・クロック周波数 | 100MHz | 100MHz | 133MHz |
FPU(浮動小数点演算ユニット) | 内蔵 | 内蔵 | 内蔵 |
内蔵1次キャッシュ | 16Kbytes+16Kbytes | 16Kbytes+16Kbytes | 16Kbytes+16Kbytes |
2次キャッシュ | 512Kbytes/1Mbytes(別ダイ) | 512Kbytes/1Mbytes/2Mbytes(別ダイ) | 256Kbytes |
3次キャッシュ | − | − | − |
SIMD命令 | MMX | SSE | SSE |
対応ソケット | Slot 2(SC330) | Slot 2(SC330) | Slot 2(SC330) |
プロセッサ名 | Pentium III Xeon MP | Intel Xeon | Itanium |
発表日 | 2002年9月 | 2001年5月 | 2001年5月 |
開発コード名 | Cascades | Foster | Merced |
データ・バス幅 | 64bit | 64bit | 64bit |
物理メモリ空間 | 64Gbytes | 64Gbytes | 16Ebytes*1 |
製造プロセス | 0.18μm | 0.18μm | 0.18μm(設計時:0.25μm) |
トランジスタ数 | 1億4550万個 | 4200万個 | 2500万個+3億個(キャッシュ) |
内部クロック周波数 | 700M〜900MHz | 1.4G〜2GHz | 733M〜800MHz |
外部バス・クロック周波数 | 100MHz | 400MHz | 266MHz |
FPU(浮動小数点演算ユニット) | 内蔵 | 内蔵 | 内蔵 |
内蔵1次キャッシュ | 16Kbytes+16Kbytes | 8Kbytes+12K(uOPs) | 32Kbytes |
2次キャッシュ | 1Mbytes/2Mbytes | 256Kbytes | 96Kbytes |
3次キャッシュ | − | − | 2Mbytes/4Mbytes(別ダイ) |
SIMD命令 | SSE | SSE2 | SSE |
対応ソケット | Slot 2(SC330) | Socket 603 | PAC418 |
プロセッサ名 | Pentium III-S | Intel Xeon | Intel Xeon MP |
発表日 | 2002年1月 | 2002年2月*2 | 2002年3月 |
開発コード名 | Tualatin | Prestonia | Foster MP |
データ・バス幅 | 64bit | 64bit | 64bit |
物理メモリ空間 | 64Gbytes | 64Gbytes | 64Gbytes |
製造プロセス | 0.13μm | 0.13μm | 0.18μm |
トランジスタ数 | 4300万個 | 5500万個 | 1億800万個(1Mbytes版) |
内部クロック周波数 | 1.4GHz | 1.7G〜(2.0GHz) | 1.4G〜1.6GHz |
外部バス・クロック周波数 | 133MHz | 400MHz/533MHz | 400MHz |
FPU(浮動小数点演算ユニット) | 内蔵 | 内蔵 | 内蔵 |
内蔵1次キャッシュ | 16Kbytes+16Kbytes | 8Kbytes+12K(uOPs) | 8Kbytes+12K(uOPs) |
2次キャッシュ | 512Kbytes | 512Kbytes | 256Kbytes |
3次キャッシュ | − | − | 512Kbytes/1Mbytes |
SIMD命令 | SSE | SSE2 | SSE2 |
対応ソケット | PGA370 | Socket 603 | Socket 603/Socket 604 |
プロセッサ名 | Itanium 2 | Intel Xeon MP | Itanium 2 |
発表日 | 2002年7月 | 2002年11月 | 2003年夏(予定) |
開発コード名 | McKinley | Gallatin | Madison |
データ・バス幅 | 128bit | 64bit | 128bit |
物理メモリ空間 | 16Ebytes*1 | 64Gbytes | 16Ebytes*1 |
製造プロセス | 0.18μm | 0.13μm | 0.13μm |
トランジスタ数 | 2億2100万個 | − | 4億1000万個 |
内部クロック周波数 | 900M〜(1.0GHz) | 1.5G〜(2.0GHz) | (1.5GHz) |
外部バス・クロック周波数 | 400MHz | 400MHz | 400MHz |
FPU(浮動小数点演算ユニット) | 内蔵 | 内蔵 | 内蔵 |
内蔵1次キャッシュ | 16Kbytes+16Kbytes | 8Kbytes+12K(uOPs) | 16Kbytes+16Kbytes |
2次キャッシュ | 256Kbytes | 512Kbytes | 256Kbytes |
3次キャッシュ | 1.5Mbytes/3Mbytes | 1Mbytes/2Mbytes | 3Mbytes/4Mbytes/6Mbytes |
SIMD命令 | SSE | SSE2 | SSE |
対応ソケット | PAC611 | Socket 603 | PAC611 |
Intelのサーバ向けプロセッサの主な仕様 | |||
*1 エクサ・バイト=264バイト | |||
*2 533MHz FSB版は2003年11月 |
更新履歴 | |
|
INDEX | ||
第13回 PCのエンジン「プロセッサ」の歴史(7)〜デスクトップPC向けと袂を分けたサーバ向けプロセッサ | ||
1.Pentium Proから始まるサーバ向けプロセッサの歴史 | ||
2.IAサーバの新時代を築くプロセッサたち | ||
「System Insiderの連載」 |
- Intelと互換プロセッサとの戦いの歴史を振り返る (2017/6/28)
Intelのx86が誕生して約40年たつという。x86プロセッサは、互換プロセッサとの戦いでもあった。その歴史を簡単に振り返ってみよう - 第204回 人工知能がFPGAに恋する理由 (2017/5/25)
最近、人工知能(AI)のアクセラレータとしてFPGAを活用する動きがある。なぜCPUやGPUに加えて、FPGAが人工知能に活用されるのだろうか。その理由は? - IoT実用化への号砲は鳴った (2017/4/27)
スタートの号砲が鳴ったようだ。多くのベンダーからIoTを使った実証実験の発表が相次いでいる。あと半年もすれば、実用化へのゴールも見えてくるのだろうか? - スパコンの新しい潮流は人工知能にあり? (2017/3/29)
スパコン関連の発表が続いている。多くが「人工知能」をターゲットにしているようだ。人工知能向けのスパコンとはどのようなものなのか、最近の発表から見ていこう
|
|