第9回銅配線にまつわるエトセトラ：頭脳放談

微細化も限界といわれ続けているが、新素材や新プロセスの登場によって壁は打ち破られている。今回はAthlonやPowerPCが採用して話題の銅配線にまつわる話をしよう。

LINE

Hatena

　半導体商売をやっていて嫌になるのは、年々歳々、どんどん値段が下がることである。まぁ新しい製品はそこそこの値段だが、数年も経つと何分の1とか何十分の1といった値段になってしまうのだから嫌になる。もう少し値崩れしなければ、暮らし向きも少しは楽になるのではないか、と思わないでもない。ただ、これは年々歳々どんどん小さく安く作れるようになる微細加工技術の進展と、正しい競争が保たれているこの業界特有の性質であるから仕方ない。

　とはいえ、正直なところ10年以上も前から、半導体業界ではそろそろ微細化も限界、という弱音がささやかれ続けてきたのだ。ところが昨今、新しい素材が次々に出てきて、微細化の限界を次々に打ち破っている。ちょうど、そろそろ石油が枯渇しそう、なんて話が出ると新しい油田が発見されるような感じだ。つい最近まで、「Low-k」という新しい素材が話題になっていたが、昨年からは「High-k」というさらに新しい素材が注目を集めている。筆者は、物性（半導体物性。半導体に使用する材料に関する技術）やプロセス（半導体製造プロセス。半導体を製造するための技術）にはうとい設計屋なのだが、今回はここ数年の新素材、新プロセスのトレンドをざっとおさらいして、何でLow-kやらHigh-kやらといった素材に期待が集まっているのかを考えてみる。

銅配線が注目される理由

　この半導体製造プロセスへの新素材導入ブーム、ともいえるトレンドの口火を切ったのは、IBMなどが先導した3年ほど前のCu、つまり銅を使った配線の導入であると思う。それまでは（といっても今でもほとんどの半導体はまだそうなのだが）、半導体製造プロセスはAl、つまりアルミニウムを配線の素材として使っていた。これに対して、より低い抵抗のCu配線（銅がよく電気を流すのはみなさんご存じですね）を導入したという一件である。あたり前に聞こえるかもしれないが、これがそれほど単純な話ではないのだ。

　過去、数十年の間、実は配線抵抗などというものは、デジタル回路ではあまり問題になっていなかった。長い間、設計時に問題となる遅延は、トランジスタと配線の寄生容量（トランジスタや配線が持ってしまう電気容量のこと。トランジスタや配線がコンデンサとなってしまうため、遅延が発生する要因となる）成分と、トランジスタの駆動能力との掛け算によって決まっていると考えれば十分で、配線抵抗などを考慮する必要はほとんどなかったのだ。

　ところが、微細化の進展により状況が変わってきた。微細化により配線は、ますます細くなる。しかし、集積度の向上は著しく、配線の長さは逆にどんどん長くなる。そしてとうとう数年ほど前からは、高度に集積化の進んだ大規模マイクロプロセッサなどで、トランジスタの遅延より配線部分の遅延の方が、チップの最高動作速度を決定づけるような状況になってしまった。そのため、配線の抵抗を下げることが急務となった。そして誰でも知っているとおり、配線といえば銅線、電気を通しやすい銅配線が登場した、ということになる。

とはいえ銅配線は簡単じゃないのだ

　「何で今まで採用しなかったの？」と思われるかもしれないが、アルミニウムを銅に変えるというのは、そんな簡単な話ではなかったのだ。もともと長らく使われてきたアルミニウムは、シリコン上で扱いやすい性質の素材であった。これに比べると銅は非常に扱いにくい素材だったのだ。例えば、アルミニウムならばおとなしくシリコンの表層付近で配線が正常につながってくれるものが、銅ではトンでもなくシリコンの深いところまで入り込んでしまい、配線のショートを引き起こしてしまう。そのため、銅がシリコンに染み出さないように、ブロックする性質のある絶縁素材が研究された。銅配線とシリコンの間の絶縁材が、銅を通しにくいものであれば、銅がシリコン内に染み出してショートするといった不都合がなくなるからだ。

　ところが、銅を通しにくい絶縁素材の多くには欠点があった。誘電率が高かった（つまり容量を作りやすかった＊1）のである。それでは、せっかく銅により配線抵抗を下げても、銅配線をカバーする絶縁素材のお陰で配線容量が増加してしまう。遅延は、単純にいえば抵抗と容量の掛け算で決まるので、何のことはない銅の効果が無駄になってしまう。そこで銅配線を活用するには、銅を通しにくいうえに低誘電率（Low-k）の絶縁素材が必要ということで、そういった素材を探すことがブームになった。幸い、適当な材料も見つかり、当面の銅配線の問題は解決している。

＊1　「容量を作りやすい」というのは、コンデンサになりやすいということ。コンデンサになると、そこに電子が溜まってしまい、電子の移動が遅くなる。つまり、遅延が発生しやすくなるということだ。

低電圧化は電流の垂れ流しを生む

　次は最近話題にのぼってきた「High-k」である。先ほどは微細加工が進み、集積規模が大きくなるにつれて、配線遅延の占める割合が大きくなった話であった。今度は、前振りとして、微細加工が進み、どんどん電源電圧が下がる話から始めたい。

　一昔前はデジタル電子回路といえば、5V電源が一般的であった。これが、微細化が進むにつれどんどん電圧を下げないとトランジスタがもたなくなった（「第2回 1GHz！世界を支配するクロックなるモノ」を参照）。5Vなどたいした電圧には思わないかもしれないが、トランジスタの大きさが仮に0.1μmならば、1mあたり5000万Vもかかっている計算になるのだ！　このためトランジスタが小さくなるにつれて、電源電圧を下げていかないと、トランジスタが壊れてしまうという問題が起きる。

　すると回路のスレショルド電圧というやつも下げる必要がでてきた。スレショルド電圧というのは、例えばそれを0.8Vとすると、0Vから0.8V以下の電圧をかけてもほどんど電気が流れず、0.8Vを過ぎると急に回路が電気を流し始める、そういう境界となる電圧レベルのことである（スレショルドとは英語のthreshold、「しきい」や「境界」のこと）。

　普通、スレショルド電圧の何倍かの電圧をかけると、回路は目一杯電気を流す、といったようになっている。だから電源電圧を、もし0.8Vまで下げたとすると、先のスレショルド電圧は0.8Vで作った回路では動かない。電源電圧をいっぱいにかけて、ようやく電気を流し始めるかどうか、という状態だからである。だから電源電圧を下げるなら、スレショルドも適当に下げる必要がある。この調整だけならそれほど難しくない。それどころか、スレショルドを0Vにしたり、マイナスにしたりすることだって実は簡単にできるのだ（回路によっては実際にそうすることもある）。

　しかし、その意味は0Vにしても、電気が流れるということであり、それは回路をオン／オフするトランジスタでなく、単なる抵抗にするということだ。というわけで、低電源電圧に対して、むやみに低スレショルド化していくと、スレショルドが0Vに近すぎて、回路の入力を0Vにしても、ダラダラと締まりなく電気が流れるような回路になってしまう危険がまず出てきた。当然、消費電力は増加するので、これは電池で動くような半導体では致命的な欠陥になる。そこで、まずは回路技術でスレショルドの低いトランジスタと高いものを使い分けたり、スレショルドを動的に変動させたりして、低スレショルド時のダラダラとした電流を切る努力が行われ、一定の成果をあげてはいる。

High-kで絶縁膜を厚くする

　しかしである。微細化の影響はさらに大きい。微細化は、縦と横の両方とも相似で小さくするのが基本なので、横方向を小さくするには、オン／オフを制御するトランジスタのゲートという部分と、下のシリコンとの間の絶縁膜を薄くする必要が生まれる。ところが、ここが薄くなりすぎて、とうとうゲートとシリコンの間の絶縁が不十分になる恐れが現実のものとなってしまったのだ。絶縁が不十分になると、当然ながらゲートから電流が漏れ出してしまう。その結果、止まった回路がガンガン電気を食う異常事態が想起される。こうした事態に陥ったら最後、先ほどのスレショルドを操作するような回路技術での対処は無効である。しかし、何せ基板はシリコン、絶縁物は二酸化ケイ素、ゲートは多結晶シリコンで、これら素材の組み合わせこそが、近代的シリコン半導体製造を成り立たせる根本の組み合わせである。とうとう問題はこんな基本的なところにまできてしまった。

　そこで今度は、先ほどとはの逆の「High-k」、つまり現行の二酸化ケイ素に比べて誘電率の高い材料をゲート絶縁膜に用いるというアイデアが出てきた。誘電率の高い材料を使えば、二酸化ケイ素の膜厚よりも厚い絶縁膜を使って、容量が同じゲートを作ることができる。膜厚が厚くなれば、ゲートとシリコンの間の絶縁も損なわれない、というわけだ。しかし、先述のようにシリコン上に二酸化ケイ素の絶縁膜を形成し、その上に多結晶ポリシリコンを重ねるという製造プロセスは、トランジスタの製造において、ここ20年以上変わらない根本的な組み合わせである。

　この技術的な蓄積を打ち破るのはリスクが大きすぎると考える人たちも多いようだ。例えば、インテルなどはそうした考えを持っているらしい。何せ現在のプロセス技術の確立にインテルが果たした役割は大きく、最も先端の商用プロセスを持っているから、今までの素材の延長でまだまだやれると考えるだけの蓄積があるのだろう。逆にこの機に攻勢を仕掛けるならば、こういった新素材の活用で先行するというのは、十分に考えられる有力なシナリオである。Low-kやHigh-k以外にもSOI（シリコン・オン・インシュレーター：絶縁体シリコン）など、いろいろ活路が開けてきている。お陰でまだまだ微細化は進み、集積度が上がり、値段が下がることになる。いいのだか、悪いのだか。

■関連記事