強誘電体メモリ「FRAM」解説

高速なデータ書き換えに耐えるRFIDタグを考える

田中　均
富士通株式会社
電子デバイス事業本部
システムマイクロ事業部
FRAM設計部
部長
2007年4月2日

　FRAMの回路

　FRAMの回路はDRAMの回路を基本としている。図3のa）に、強誘電体に蓄えたデータを読み出す2T2C型回路を示す。これは、1ビットのデータを蓄えるために2個のトランジスタと2個の強誘電体キャパシタを使う回路である。

図3　FRAMの回路

　2T2C型回路の2つの強誘電体キャパシタは互いに反対の方向に分極している。すなわちデータ“0”のときは、C1は上方向の分極特性を、C2は下方向の分極特性を持っている。データ“1”では、ともに反転する。

　データを読み出す際には、図3のa）にある選択ワード線をhigh状態（高電圧状態）として、選択トランジスタTr1とTr2をon状態（導通状態）にする。このとき、同時にプレート線をhigh状態にすることにより、蓄えられたデータに応じて、C1とC2からビット線に電荷が移動する。

　C1に上向きの残留分極、C2に下向きの残留分極があるときに、プレート線をhighにすると、C1側のビット線には図3のb）にあるJ0に相当する電荷が移動する。また、C2側の／ビット線には、J1に相当する電荷が移動する。

　これらの電荷量に応じて、2つのビット線の電位が上昇するので、その大小をセンスアンプにより比較することにより、“0”か“1”かを判定する。データが“0”の場合には、ビット線電位＜／ビット線電位となる。データ“1”の場合は、ビット線電位＞／ビット線電位となる。

　2T2C型回路は互いに反対方向に向いた分極に対応する電荷量の比較をしており、マージンの大きな動作となる。図3のb）のJ0とJ1の差を比較するのであるから、この差、すなわちスイッチング分極量Qswが大きいほど、より確実にデータを読み出すことができる。

　Qswは強誘電体材料の特性により決まる。富士通製のFRAMでは、大きなQswを持つPZTをキャパシタ材料として使っている。他社のFRAMでは、Qswの値がPZTの1/3程度のSBT（タンタル酸ビスマス酸ストロンチウム、SrBi₂Ta₂O₉）も使われている。

　図3のb）において、データ“1”を読み出すために点a→点b→点cと移動した後に、下部電極に加える電圧をゼロとすると、点cから点aには戻らずに、点dに移動する。データを読み出す動作により、強誘電体の分極方向が反転している。次に読み出すときに元の値を再度読み出すことができるように、データを読んだ後に必ず元のデータを書き戻す必要がある。FRAMにおいては、DRAMと同様に破壊読み出しとなるので、この書き戻しの操作を一連の読み出し動作の中に組み込んでいる。

　RFIDタグの場合は、メモリ容量が小さいので、動作マージンの大きな2T2C型回路を適用している。1Mbit FRAM単体メモリのように、より大きなメモリ容量が必要な場合には、“0”と“1”を判定する参照電圧を共通化した1T1C型回路を採用する。図3のa）にある片側のみの回路によりデータを記憶するので、約2倍のメモリ容量となる。

　FRAMにデータを書き込む

　FRAMセルにデータを書き込む方法を説明する。最初に選択ワード線をhigh状態として、選択トランジスタTr1、Tr2をon状態とする。ビット線と／ビット線の両方とも電位はlow状態（低電圧状態）とする。

　プレート線をhigh状態にすると、両方の強誘電体キャパシタともに下から上方向に電界が掛かる。この操作により両方の強誘電体キャパシタの分極は上方向となる。続いて、ビット線と／ビット線に書き込みたいデータに応じた電圧を発生させる。データ“0”のときには、ビット線をlow状態、／ビット線をhigh状態とする。

　次にプレート線をlow状態とすると、強誘電体キャパシタC1には外部電界が働かないので、C1の分極はそのまま維持される。一方、強誘電体キャパシタC2には下方向の電界が掛かる。この電界と打ち消し合うようにC2の分極は動くので、上方向から下方向に反転する。結果として、C1の分極方向は上方向、C2の分極方向は下方向となり、互いに反転している。

　これによりデータ“0”を強誘電体キャパシタに記録することができた。データ“1”を書き込む場合には、C1とC2の分極方向がそれぞれ下方向と上方向となる。

　FRAMの読み書きの動作においては、電源電圧のみで追加の電源を必要としない。選択ワード線、プレート線、ビット線、／ビット線の電位を順番に上下させることにより、読み書きを行っている。強誘電体キャパシタとビット線との間の電荷のやりとりのみのため、高速かつ低消費電力で動作するのである。

　FRAMの断面構造

　FRAMチップの断面構造を図4に示す。シリコン基板上のトランジスタ形成層と配線層の間に強誘電体キャパシタ層が挿入されている。

図4　FRAMの断面構造

　強誘電体キャパシタを形成する際のプロセス温度を抑えることにより、CMOSロジックトランジスタの特性変動を抑制している。これにより、CMOSロジックトランジスタを用いた各種回路をそのまま採用することができるうえ、強誘電体キャパシタ周りの製造装置を用意するだけで、既存のCMOS製造ラインにおいてFRAMを製造することが可能となる。RFIDのようにロジック回路、アナログ回路とメモリ回路を組み合わせたFRAM混載チップの作成に適したプロセスである。

　FRAMの特徴

　最後に、FRAMのデバイス特性の特徴をEEPROMと比較しよう。以下のように、データの書き込み特性に優位性があるといえる。

1. データの読み出しと書き込みが同速度かつ高速

　EEPROMでは、ゲート部分に電荷を注入してデータを書き込む。この工程の効率が悪いために、100マイクロ秒から数ミリ秒が必要となる。FRAMでは、図3のb)に示したようなヒステリシスループを回すことによりデータの書き込みを行っている。実際のデバイスでは、データの読み出し・書き込みとも、150〜300ナノ秒の時間であり、100倍以上高速である。動作時間に制限のあるRFIDタグにおいてFRAMを採用することにより、書き込むデータ量を大幅に増すことが可能となる。

2. データの書き換え回数の耐性が大きい

　電荷注入動作によりEEPROMのゲート部分はダメージを受けるため、10万から100万回の書き込み回数の制限がある。一方、FRAMは100億回のデータ書き込みの保証を行っている。この数字は、1秒間に30回の書き込み動作を10年間絶え間なく行った場合に到達する値である。RFIDの応用においては実質的に制限がなくなるといえる。

3. 書き換えに要する電力が小さい

　EEPROMではデータの書き込みや消去において、10から20Vの高電圧を内部で発生してゲート電極に加える。さらに効率の悪いゲートへの電荷注入に時間が必要なため、電力の消費量が大きくなる。一方、FRAMではキャパシタに加える電圧が3Vと低く、キャパシタとビット線との間の電荷のやりとりによりデータの読み出しと書き込みを行っていることから原理的に低消費電力となる。この点でも、RFIDタグのメモリ容量の増加に対して有効である。さらに、より遠くの位置のRFIDタグに対してデータの書き込みが可能となる。

　ほかのメモリとの特性の比較表を掲載する。ここからも分かるように、FRAMはデータ書き込み性能が極めて高い不揮発性メモリである。

メモリ種類	FRAM	EEPROM	フラッシュメモリ	SRAM	DRAM
データ保持	不揮発性	不揮発性	不揮発性	揮発性	揮発性
セル方式	1T1C 2T2C	2T	1T	6T	1T1C
書き換え方法	重ね書き	消去＋書込	消去＋書込	重ね書き	重ね書き
ライトサイクルタイム	150ns	100μs〜1ms	200μs〜3ms	1〜70ns	30〜50ns
書き換え回数	1010	106	105	無制限	無制限

　最後に、環境保護面について補足しておく。鉛（Pb）はRoHS指令の使用禁止対象物質であるが、PZTはRoHS指令中の適用除外物質である「鉛を含む電子セラミックス」のひとつである。そのため、FRAMは規制対象外となる。むしろ、データ保持のために広く使われているバッテリと接続されたSRAMをFRAMに置き換えることで、電池が不要になり環境保護に貢献できるという配慮から、FRAMの採用が増えている。

2/2

Index
高速なデータ書き換えに耐えるRFIDタグを考える
	Page1 メモリの種類 FRAMの基本動作
	Page2 FRAMの回路 FRAMにデータを書き込む FRAMの断面構造 FRAMの特徴

Profile

田中　均（たなか ひとし） 富士通株式会社 電子デバイス事業本部 システムマイクロ事業部 FRAM設計部 部長 富士通研究所における、半導体材料開発、メモリ開発を経て、2005年よりFRAMの商品企画、テクノロジ開発に従事。

RFID＋ICフォーラム　トップページ

＠ITメールマガジン　新着情報やスタッフのコラムがメールで届きます（無料）