解説 IDF Spring 2004レポート 64bitへ動き出したIAサーバの胎動 3. IA-32プロセッサのロードマップ 元麻布春男 2004/03/06

Intel Xeonのロードマップとメモリ技術の方向性

　一方、図5は今回のIDFで示されたIntel Xeonのロードマップだ。こちらはIPFと異なり、新しい情報は少ない。2004年提供されるNocona（ノコナ）の動作クロックが3.6GHzであること、くらいだ。図6はIA-32／IPFを問わずサーバ・プラットフォームに用いられる新しい技術を一覧にしたものだが、ここで見られる新しい技術（黄色の文字で書かれているもの）のうち、まだ紹介していないのがSilvervale Technology（シルバーバル・テクノロジ）とFully Buffered DIMM（FB-DIMM）の2つだ。Silvervale Technologyは、クライアント向けプロセッサのVanderpool Technology（バンダープール・テクノロジ）に相当するシステムの仮想化技術のようだが、こちらについての詳細な説明はなかった。

図5 Intel Xeonのロードマップ

IPFのロードマップに比べると新味に乏しい。2005年以降、IPFとの性能差を埋める秘策があるのだろうか。

　

図6 Intelが2004年に提供するプラットフォーム技術

Silvervale Technology、Fully Buffered DIMM、Foxton、Pellstonなどの新しい技術が次々と投入されることが分かる。

　Fully Buffered DIMMは、Intelが次世代のサーバ向けメモリとして想定しているものだ（図7）。DDR2メモリの立ち上げ（Noconaのリリース時）には間に合わないが、2005年半ば前後での立ち上げをもくろんでいる。このタイミングは、メモリの世代的にはDDR2-800前後、Intelのプラットフォーム的にはIPFのBayshoreプラットフォームの投入時期、あるいはIA-32なら図5で示したJayhawk（ジェイホーク）の「新しいプラットフォーム」の投入時期と重なる。少なくともNoconaに対応したLindenhurst（リンデンハースト）やTumwater（タムウォータ）チップセットは、通常のレジスタ付DIMMでDDR2メモリに対応することになっており、FB-DIMM対応ではない（すでに展示会場などで、これらのチップセットのデモを見かける）。

図7 将来のサーバに用いられるFB-DIMMのロードマップ

DDR2の立ち上げには間に合わなかったが、DDR3については最初からFB-DIMMで対応する見込みだ。

　これをいい換えると、FB-DIMMに対応するには新しいチップセットが必要になる、ということである。図8は、FB-DIMMの概要を示したものだが、最大の変更点は、メモリ・コントローラとDIMMの間のインターフェイスにPCI Expressに準じたシリアル・インターフェイスを用いることだ。ただし、PCI Expressのような汎用性や、引き回し距離は必要としないため、性能ペナルティのある8B/10Bエンコーディングによるエンベッデッド・クロックは採用せず、コモンクロック方式を採用する。このように大幅な変更となるため、当然ながらFB-DIMMのサポートには新しいチップセットが不可欠である。

図8 FB-DIMMの概要

DRAMチップそのものは既存のものと同一で、バッファ・チップがインターフェイスの変換を行う。

　レジスタードDIMMが、レジスタ・チップによりクロック信号とアドレス信号をバッファしているのに対し、FB-DIMMではDIMMモジュールの中央にあるバッファ・チップ（Advanced Memory Buffer：AMBチップと呼ばれる）が、すべての信号線をバッファリングすると同時にシリアライズ／デシリアライズを行う。メモリ・インターフェイスをシリアル化することにより、遅延の増大やコスト・アップといったマイナスがあるため、当面FB-DIMMをクライアントで利用する計画はないが、その一方でサーバ向けにはさまざまなメリットがある。高速シリアル・インターフェイスにより、メモリ・インターフェイス1チャンネルあたりに搭載可能なDIMMの数が増える（図8では最大8枚）ほか、ピン数の少ないインターフェイスは多チャネル化が容易だ。Intelでは最大6チャネル程度を考えているようだ。1チャネル当たりに搭載可能なDIMM枚数の増加とチャネル数の増加を掛け算すると、FB-DIMMを採用するシステムでは大容量のメモリの搭載が可能になる。また、多チャネル化は、性能の向上（メモリ帯域の拡大）にも貢献する。

　こうしたメモリ・インターフェイスの狭バス幅化、あるいはその究極の形であるシリアル化について、Intelはかねてから意欲的だった。その最初の試みが失敗に終わったRambusとのDirect RDRAMの共同開発である。今回のFB-DIMMでは、いくつかのポイントでDirect RDRAMの教訓が見て取れる。1つはメモリ・チップそのものには手をつけず、汎用のDRAMチップが使えるようにしたこと（Direct RDRAMは専用のDRAMチップが必要だった）、もう1つはシリアル・インターフェイスにライセンス料の発生する他社の技術を用いるのではなく、Intelが開発したPCI Expressをベースにしたものを採用したことだ。

　またDirect RDRAMの採用が、DRAMベンダとの十分な話し合いなしに決められたのに対し、今回のFB-DIMMについては事前に十分な根回しが行われたようだ。IDFの期間中、Intelはサーバ・ベンダ、DRAMベンダ、メモリ・モジュール・ベンダなどと共同で、DDR2メモリとFB-DIMMの促進団体として「メモリ・インプリメンダーズ・フォーラム」を旗揚げした。同フォーラムにはSamsung Electronics（サムスン電子）、Micron Technology、Infineon Technologies、エルピーダメモリ、Hynix Semiconductor、Nanya Technology（南亞科技）などの大手DRAMベンダが顔を揃えている。また業界標準規格としてJEDECへの提案も行っているようだ。

エルピーダメモリが展示したDDR2メモリ搭載DIMM

ブレード・サーバを意識してか、2GbytesのSO-DIMMが用意されているのが目をひく。

　逆に、同フォーラムに名前のない主要ベンダとしてはAMDが挙げられる。同社のAMD64アーキテクチャ・プロセッサは、メモリ・コントローラ機能をプロセッサ・コアに内蔵しており、メモリ・インターフェイス変更の影響を直接的に受ける。AMDがFB-DIMMインターフェイスをプロセッサに内蔵することは可能だろうが、当面FB-DIMMがサーバ専用でデスクトップPCでは使われないこと（プロセッサ・ダイの設計をサーバとクライアントで完全に変えなければならない）、メモリ・インターフェイスのロードマップをIntelに握られることで、AMD自身のプロセッサ・ロードマップに影響が生じることが懸念される。

　とはいえ、DDR2でも667MHz以上になるとかなり設計が困難になるといわれており、何らかの対策は必要になる。FB-DIMMの説明でも、2004年に提供されるDDRII-400／533であれば4本のレジスタードDIMMをサポート可能としながらも、DDR2-800ではレジスタードDIMMであってもチャネルあたりのDIMMは2本にとどまるとされている。ただし、展示会場ではDDR2メモリのデモを行うシステムは、肝心のDIMMスロットが隠されており、最終的に何本のスロットをサポートすることになるかは微妙なところのようだ。大容量のメモリを必要とされるサーバのメモリについて、AMDがどのような戦略をとるのか、FB-DIMMの採用を行うのか、注目される。

　次ページでは、クライアント系の話題を取り上げることにしよう。

INDEX
	IDF Spring 2004レポート
	64bitへ動き出したIAサーバの胎動
	1．IA-32の64bit拡張のインパクト
	2．更新されたItaniumプロセッサのロードマップ
	3．IA-32プロセッサのロードマップ
	4．クライアントの話題は利用法にフォーカス

　

「System Insiderの解説」

＠ITメールマガジン　新着情報やスタッフのコラムがメールで届きます（無料）