解説IDF Spring 2004レポート 2. 更新されたItaniumプロセッサのロードマップ
元麻布春男 |
|
|
Itaniumプロセッサ・ファミリのロードマップを大公開
64-bit Extension Technologyに限らず、今回のIDFでの新しい話題は、上席副社長のマイク・フィスター(Mike Fister)氏が事業部長兼務するEPG(エンタープライズ・プラットフォーム事業部)に集中していた印象がある。そのフィスター氏の基調講演は、まずItanium 2からスタートした。図2は、2005年リリースされる予定の次世代IPFであるMontecito(開発コード名:モンテシト)向けに、DDR2メモリとPCI Expressをサポートした新しいチップセットを提供する予定であることを示したものだ。このチップセットは、開発コード名「Bayshore(ベイショア)」で呼ばれている。Bayshoreプラットフォームの発表で、Itanium 2もDDR2メモリやPCI ExpressといったIA-32プラットフォームと共通の技術基盤を共有することになる。
2日目の基調講演で語るマイク・フィスター上級副社長 |
基調講演では、マイク・フィスター上級副社長が64-bit Extension Technologyについて語った。初日のクレイグ・バレット最高経営責任者は詳細についてほとんど語ることはなかった。 |
図2 Montecito/Bayshoreプラットフォームがサポートする新機能 |
これまでIntelはMontecitoまで現行のItanium 2とのピン互換性を維持すると述べてきた。しかしこの図では、MontecitoにおいてBayshoreと呼ばれる新しいプラットフォームが提供されることになっている。 |
これまでIntelは、Montecitoまで同じプラットフォームをサポート(現行のItanium 2とピン互換)することを表明してきた。しかしIDFのプレスリリースでは、プロセッサ・バスの動作クロックが引き上げられたMontecitoには新しいBayshoreチップセットで対応することになっており、ピン互換性が維持されない可能性も出てきた。Montecitoは、まずプロセッサ・バスが据え置かれたものが既存のIntel E8870プラットフォーム向けにリリースされ、その次のステップとしてプロセッサ・バスの動作クロックを引き上げたものがBayshoreチップセットといっしょにリリースされる、と考えられないこともない。だが、言い回しから考えると最初からBayshoreチップセット対応でリリースされる公算が高まった。
なお図2で触れられているMontecito/Bayshoreプラットフォームの特徴のうち、アーキテクチャの項にMulti-threadと書かれているが、これはIPFにもHyper-Threadingのような技術が追加されることを示唆している。また24Mbytesにもおよぶ3次キャッシュ・メモリの信頼性を高めるためにPellston(ペルストン)テクノロジが、性能強化のための機能としてFoxton(フォックストン)テクノロジがそれぞれ採用されことになっている。これらの技術についてフィスター氏の口から詳細が語られることはなかった。だが、どうやらFoxtonテクノロジはSpeedStepテクノロジの逆で、消費電力が低い(発熱が少ない)間は定格クロック(ベースライン・クロック)より高いクロックで駆動することで性能向上を図るもののようだ。パワーマネージメント機能については、新しくP-States(Pステージ)と呼ばれる指標の導入があげられる。P-Statesは消費電力に上限を設けた複数の性能ポイントを設け、OSがダイナミックにP-Statesを切り替えることで性能と消費電力をコントロール可能にするものだ。
このMontecito以降のロードマップについては、図3で示したとおりだ。これまで「Deerfield Refrech」と呼ばれてきたプロセッサの開発コード名が、Fanwood(ファンウッド)であることが明らかにされたほか、Montecitoと同じ世代のデュアルプロセッサ版の開発コード名がMillington(ミリントン)も明らかにされた。さらにその次の世代のプロセッサ(マルチプロセッサ対応)であるTukwila(タクウィラ)は、これまでTanglewood(タングルウッド)という開発コード名で知られてきたものだ。商標などの関係で開発コード名が変更されただけで、旧Alphaプロセッサ・チームが開発に参加した複数コア内蔵のプロセッサであることなどに変わりはない。Tukwilaのデュアルプロセッサ版にはDimona(ディモナ)という開発コード名がつけられている。Fanwood、Millington、Dimonaのすべてに低電圧版(LV版)がリリースされる予定だ。
図3 フィスター上級副社長が明らかにしたIPFのロードマップ |
2007年ごろまでのIPFに関するほぼすべての開発コード名が公開された。Madison 9Mのリリース時点から「Next Generation」のオレンジ色が始まっているのが気になる。 |
このようにIPFに関しては、開発コード名の大盤振る舞いとなっただけでなく、2004年夏にリリースされるMadison 9M(1.7GHz)、Fanwood(1.6GHz)、LV Fanwood(1.2GHz)については、提供される動作クロックまで明らかにするなど、かなりサービス精神が旺盛だ。これは恐らく64-bit Extension Technologyを発表したことで、IntelがIPFを捨ててIA-32+64bit拡張プロセッサにシフトする、という印象を払拭するためだと考えられる。
図4は、Intelが考えるエンタープライズ・コンピューティングにおけるIA-32(Intel Xeon)とIPF(Itanium 2)のすみ分けだが、ハイパフォーマンス・コンピューティング(HPC)分野を中心に、これまで以上にIPFのカバー範囲が広がっている。実際、IntelはIPFのプラットフォーム・コストをIntel Xeonと同じレベルに引き下げるとしており、それにより絶対的な性能の高さだけでなく、価格性能比でもIA-32サーバを上回りたいと考えているようだ。加えてIA-32プロセッサの性能向上率が、64bit拡張やマルチコア技術の導入を合わせても、今後ムーアの法則の1.1倍程度しか見込んでいないのに対し、IPFについては2倍を超えるペースでの性能向上を予定しているという。つまり、これから時間が経てば経つほどIA-32プロセッサとIPFの性能差は広がり、圧倒的な性能差で自ずとすみ分けがなされる、というのがIntelの主張だ。
図4 Intelが想定するItanium 2とIntel Xeonのすみ分け |
IPFは、スケール・アップ指向であるものの、フロントエンド・サーバの利用も考慮していることが分かる。64-bit Extension Technologyによって、この比率が実際はどのように変化していくのか、興味がわく。 |
基調講演後に設けられた記者会見で、筆者はフィスター氏に「IntelはIPFをSPARCやPOWERといったRISCを置き換えられれば満足なのか、IPFがIA事業全体に占める割合をもっと高めたいと考えているのか」と尋ねた。フィスター氏の答えは、「サーバ事業全体に占める割合を高めたい」というものであった。この回答から、IPFによって、Intel Xeonを置き換える意思はあると感じた。64bit環境は、OS、ドライバ、アプリケーションといったソフトウェアの集積にまだ時間がかかる(これはIPFだけでなく64bit拡張仕様も同様である)が、Intelはそれを待つだけの忍耐力はあると考える、ということだった。
次ページでは、32bitサーバ向けプロセッサとクライアントPCの動向について解説する。
INDEX | ||
IDF Spring 2004レポート | ||
64bitへ動き出したIAサーバの胎動 | ||
1.IA-32の64bit拡張のインパクト | ||
2.更新されたItaniumプロセッサのロードマップ | ||
3.IA-32プロセッサのロードマップ | ||
4.クライアントの話題は利用法にフォーカス | ||
「System Insiderの解説」 |
- Intelと互換プロセッサとの戦いの歴史を振り返る (2017/6/28)
Intelのx86が誕生して約40年たつという。x86プロセッサは、互換プロセッサとの戦いでもあった。その歴史を簡単に振り返ってみよう - 第204回 人工知能がFPGAに恋する理由 (2017/5/25)
最近、人工知能(AI)のアクセラレータとしてFPGAを活用する動きがある。なぜCPUやGPUに加えて、FPGAが人工知能に活用されるのだろうか。その理由は? - IoT実用化への号砲は鳴った (2017/4/27)
スタートの号砲が鳴ったようだ。多くのベンダーからIoTを使った実証実験の発表が相次いでいる。あと半年もすれば、実用化へのゴールも見えてくるのだろうか? - スパコンの新しい潮流は人工知能にあり? (2017/3/29)
スパコン関連の発表が続いている。多くが「人工知能」をターゲットにしているようだ。人工知能向けのスパコンとはどのようなものなのか、最近の発表から見ていこう
|
|