Tweet

ロード／ストア・アーキテクチャ （load/store architecture）

　RISCアーキテクチャにおける、メモリへのアクセス方法を表す言葉。CISCアーキテクチャとの最も大きな違いの1つ。メモリへアクセスする命令をロード命令とストア命令だけに限定することにより、命令セット・アーキテクチャが単純化になるという特徴がある。

　例えばコンピュータが加算命令を実行する場合、加算の対象となるデータ、つまりオペランドが2つ必要となる。ロード／ストア・アーキテクチャでは、メモリへアクセスする命令をロード命令とストア命令だけに限定している。ロード命令では、ある指定されたメモリの場所からデータを読み出し、それをレジスタに格納する。ストア命令では、逆にレジスタの内容をメモリ上へ書き込む。これら以外の命令では、オペランドはすべてレジスタしか使用できない。加算ならば、2つのレジスタを加算して、その結果をやはりレジスタへ格納する。レジスタはCPU内部にある高速な一時記憶場所であり、各命令では待ち時間なしにアクセスすることができる。だが外部メモリはレジスタよりもアクセス速度がはるかに遅いので、何クロックもの待ち時間が発生する。

　CISC型プロセッサではロード／ストアだけでなく、ほとんどの命令でレジスタ以外のオペランドを自由に組み合わせてアクセスできるが、このために、各命令ごとにアドレッシング・モード（オペランドの場所を指定する方法）を指定するためのフィールドが必要になる。またモードによってはアドレス指定やオフセット指定のために余分なデータが必要になり、全体的な命令コード長が一定しないし、命令の実行前にメモリ・アクセスが必要になったりするので、命令の実行時間も一定しない。

　ロード／ストア・アーキテクチャでは、各演算命令ではオペランドとして常にレジスタだけを指定すればよく、複雑なアドレッシング・モードを用意する必要がない。そのため命令コード長が常に同じとなり、演算もレジスタ同士しかないので、実行時間も同じになる。このため、命令のフェッチ（取り出し）や解釈、実行、結果のレジスタへの格納などにかかる時間は命令によらず同じとなり、プロセッサの実行制御回路が簡単になる。回路が簡単になればそれだけクロックを上げやすくなり、結果としてプロセッサのパフォーマンスが向上する。これがRISCアーキテクチャの目指すところである。ただし、あらかじめオペランドをレジスタに用意しなければならないので、RISCアーキテクチャでは、CISCアーキテクチャよりも多くのレジスタを持つことが多い。一般的には、16〜32本程度のレジスタを持つが、さらに多くのレジスタを持つプロセッサもある。

Copyright (C) 2000-2007 Digital Advantage Corp.