第10回 SOIは夢のテクノロジーか？：頭脳放談

半導体技術として「SOI（シリコン・オン・インシュレータ）」が注目されている。SOIを使えば、究極のトランジスタが製造できるという。マイクロプロセッサの高速化や低消費電力化が実現できるSOIとはどういったものなのか。

» 2001年02月21日 05時00分公開

　前回、使う材料の変更で半導体プロセス技術が急速に進化している話を書いた。このときにSOI（シリコン・オン・インシュレーター）っていうものもあると、少々触れたのだが、今回はこのSOIについて話そう。

古くて新しい技術、SOIはSOSから始まった

　最近、といっても3年以上も前からなのだが、業界でSOIというのが話題になっている。SOI：シリコン・オン・インシュレーター、絶縁物上のシリコンというこの技術が注目されたのは、銅配線と同様、やはりIBMが本格的に取り組んで実用化にこぎ着けたからだろう。SOIを使えば究極のトランジスタができる、「サルバトーレ！」って感じだろうか。でもこの技術の源流というのは実はずいぶんと古いアイディアなのだ。まぁ、業界に入って約20年、若手のつもりでいたらすでに「若手」とはギャップが激しくなってしまった筆者が、かつて新人で業界に入ったとき、すでにこのアイデアに対する取り組みが行われていた。その当時は、SOIという名ではなく、「SOS」と呼ばれる技術ではあったが……。

　「SOS」とは、ある意味衝撃的ネーミングである。昨今、アマチュア無線が廃れているとは言え、あの有名なモールス符号の意味を思い出さない人はいないだろう。まして20年前は。実際は、「助けて！」ではなく、SOSは「シリコン・オン・サファイア（silicon on sapphire）」という、インシュレータという抽象的表現でなく、その当時使われていた素材からのネーミングである。いくら素材名からとったとはいえ、何となく上手くいかなそうな先行きを暗示するような名であった。サファイアの上のシリコン、と言い換えれば、何か魔術的な妖しさを感じるが、究極のトランジスタを作ろうとした点で、今のSOIとアイデアは一緒であった。ただ、使ったサファイア基板という材料が大きな問題だっただけだ。人工とはいえ、サファイアは宝石である。とっても高かったのでサファイアを安価に合成できる技術が開発されない限り、実用化など夢状態だったようだ。ここはポイントなので憶えておいてほしい。

SOIの普及は専用シリコン・ウエハのコスト・ダウンにかかっている

　SOIになって何が変わったかといえば、基板部分を「S（サファイア）」から「I（絶縁物）」にしたことだ。具体的には、IはSiO2（酸化シリコン）というありふれた酸化物になった。酸化シリコンだったら半導体プロセスでごく普通に使われている素材である。ただ、シリコンの層を上に重ねた酸化シリコンを作らないとならないので、ウエハ作りそのものは苦労したようだ。もともと容易に手に入るシリコン単結晶のウエハから、簡単に作りたかったわけだから本末転倒ともいえるのだが……。

　いくら究極のトランジスタとはいえ、ウエハ代があんまり高くては実用化に結びつかないことはお分かりいただけるだろう。そのため、SOI用のウエハを安価に製造する方法が重要になってくる。SOIの実用化と普及の大きなポイントは、SOI用ウエハのコスト・ダウンにあるわけだ。人によって意見の相違はあるが、普通のシリコン・ウエハの数倍くらいのコストに収まってくれれば、SOI化しておつりがくる、そんな感覚である。

　酸化シリコンをサンドイッチにしたようなウエハを作るには、

シリコン表面を酸化させて酸化シリコンを作っておいたウエハと、別のシリコンのウエハを重ね合わせて接着したあと、重ねたウエハの厚みを削って作る方法
シリコン表面を酸化させて酸化シリコンを作ったあと、エピタキシャル成長（半導体ガスを加圧してウエハ上に結晶を生成させること）というお金のかかる工程でシリコン層を作る方法
シリコン基板にイオンを打ち込んでおいて、熱処理で酸化シリコンの層を内部に形成させる方法

など、いろいろな手法が試みられている。重ねて削るのが有力だという話もあったが、先行しているIBMはイオンを打ち込んでおいて、熱処理する方法でウエハの自社製造を行っているとのことである。IBMは、なかなか思ったようなウエハが手に入らないので、自分で作ってしまおうということのようだ。

「寄生」物が障害になる理由

　さて、こうしてできた絶縁物（酸化シリコン）の上にシリコン単結晶が載っている構造に、MOSトランジスタ（シリコン・ウエハ上に絶縁体を形成し、そのうえにゲートを取り付けたトランジスタ）を作るとなぜ「究極の」トランジスタになるのだろうか。逆に言えば、普通のシリコン単結晶の上に作られる普通のMOSトランジスタのどこが「究極」ではないのか、という疑問が起きる。この疑問に端的に答えてしまえば、「普通のシリコン基板に普通のMOSトランジスタを作ると、MOSトランジスタだけでなく、『寄生』と呼ばれる、意図して作ったわけでないダイオードやバイポーラ・トランジスタが同時にできてしまうから」ということになる。

　感覚的にはそんな「寄生」物がついていてよく動くよなぁ、と思われるかもしれない。実際には、普通に動作しているときにはそれら「寄生」物たちは、逆バイアスといって、動作しない状態になるように回路設計が行われているので、それらが誤動作するようなことはない。とはいえ、ノイズが発生するなどして普通でない状態になると、それらの「寄生」物が動作することになる。そのような動作の中で致命的なものとして有名なのが「ラッチアップ」という状態だ。「寄生」バイポーラ・トランジスタの2個が、サイリスタ（半導体スイッチング素子）回路として動作して、大電流を流してしまう状態である。この状態は、電源を切らない限り続くので、多くは回路破壊に至ってしまうという恐ろしいものである。SOIでは、そのような「寄生」サイリスタなどが存在しないので、このような状態にはならない。故に「究極のトランジスタ」ができるわけだ。

「寄生」物は正常動作の速度を縛る

　さて「寄生」物はそういった特殊な問題を引き起こすだけでなく、通常動作状態では回路の負荷が増えたように動作する。実は、こちらの方が遥かに大問題なのである。さきほどのラッチアップなどは、長年の設計経験から普通の回路ではほとんど起きないように考慮されている。そのため、その対策のために高価なSOIを採用するというような動機にまでは至らない。

　しかし、「寄生」物の負荷というのは、正常動作時の回路の速度を縛る大きな原因となっているのが明らかなのだ。先ほど意図していないダイオードなどは、逆バイアス状態にあるので動作しないと書いたが、これは「能動的なデバイスのダイオード」としては動作しないというだけで、回路的には受動的部品である一種のコンデンサに見えるということだ。トランジスタがオンになって、ガツンと電流を流そうとするとき、トランジスタ自体に寄生しているこうしたコンデンサのおかげで、電流がなまってしまうのである。これでは速度がでなくて当たり前。その点、SOIで作ったトランジスタには、こうした寄生コンデンサがほぼ皆無なので、素直にガツンと電流を流す。同じような寸法のトランジスタ同士を比べれば、普通のシリコン上のトランジスタよりSOIの方が速くスイッチングできることは自明とも言える。

SOIは高速な半導体を生む

　こうした特性から、SOIへ期待されているのが高速化への寄与である。かつてはギガヘルツ（GHz）で動作させる半導体というと、シリコンのMOSトランジスタでは追いつかず、コストの高いガリウム・ヒ素（GaAs）などの世界だったが、ご存じのとおり、いまやこの領域もシリコンのMOSでカバーされはじめている。そこに、さらにSOIを持ち込めば、より高い周波数までいけそうだ、とみんなが思っている。高い周波数を扱う通信分野に使えるのはもちろん、基本的に通常のシリコンのMOSトランジスタでも、SOIのMOSトランジスタでも回路構成は一緒なので、マイクロプロセッサなどもSOI化するだけで格段に高速化することが期待されている。IBMやそのほか多くのSOIをやっている会社の目論見はここにある。

　また、高速化の裏返しとして、低速でSOIを使った場合に、消費電力が非常に小さくできるという点にも注目が集まっている（通常のシリコンに対して1/5以下になるという研究結果もある）。この点で象徴的なのは、数年前にセイコーエプソンが発売したセイコーの高級腕時計「キネティックオートリレー」（自動巻きなのに、運針が止まっても振れば正確な時間に復帰する）にSOIを使うという発表であろう（セイコーのキネティックオートリレーに関するニュースリリース）。自動巻きのような極めて微少な電力の蓄えでも、超低消費電力のSOI回路は長いこと動き続けられるという、いい例になっている。

SOIの課題はコスト

　このように期待の大きいSOIだが、いつくかの問題があることも否定できない。1つは先ほどから強調してきたウエハの価格の高さである。ここがクリアされないと、すべてのシリコンを置き換えるほどの普及は望めない。また、普通のシリコンで直面している問題と同様、高速・高集積のマイクロプロセッサなどでは、トランジスタ性能よりも配線の遅延が性能を決めるファクタになっている傾向も、ある意味SOI普及の障壁の1つになっている。せっかくSOI化してトランジスタ性能を向上させても、配線遅延で性能が決まっている回路では利益がない。この辺は、前回説明した配線遅延対策がSOIでも重要になる。そうすると、結局、局所的なトランジスタ性能の比較でなく、トータルのコスト性能比を考えて選択するということになる。とどのつまり、コストの問題に帰着してしまう。

　普通のシリコンでの設計に慣れた目からすると、SOIではP型とN型トランジスタが隣り合わせで自由にレイアウトできるとか、完全空乏型と部分空乏型＊1の違いで動作が異なるなど、いろいろ目から鱗状態の面白い事象がある。SOIで本格的に設計を始めると面白そうなところがいっぱいあるのだが、深入りし過ぎるのでここでは割愛する。SOIが普及することを願ってやまない。

＊1　SOI層が50nm以下でボディ領域がすべて空乏化しているものを完全空乏型SOI、SOI層が100nm以上でボディ領域に空乏化されていない領域を持つものを部分空乏型SOIと呼ぶ。部分空乏型SOIの方が設計が難しいと言われていたが、IBMの研究によれば、部分空乏型SOIを使うことで従来のウエハに比べ、20％以上の高速化もしくは1/3程度の低電力化が可能だとしている。

■関連記事