第262回 パッケージの中で複数のチップを接続する新標準規格「UCIe」はSoCを変える？：頭脳放談

IntelやAMDなどが、パッケージ内で複数のチップを接続するための標準規格「UCIe」を策定するという。異なるプロセスや製造元で製造されたダイを組み合わせてシステムが作れるようになる。今後、10年のパッケージ内のインターコネクトとなりそうだ。

[Massa POP Izumida，著]

UCIeを採用したパッケージのイメージ
UCIeを採用した複数のダイをパッケージ内で接続できる。異なる製造元のメモリやカスタムしたチップセットであっても、UCIeを採用していれば接続できる。図は、UCIeのホワイトペーパー「Universal Chiplet Interconnect Express (UCIe):Building an Open Chiplet Ecosystem［PDF］」より。

　また新たな標準化団体「UCIe（Universal Chiplet Interconnect Express）」が立ち上がった。ざっくりいえば、1つのパッケージ内に複数のダイ（シリコンチップ）を集積して製品を作るための接続規格だ。

　昔からワンパッケージ内に複数のダイを集積することは、省スペースを狙いにして携帯電話の普及以来行われてきたことだが、基本アドホック（その場限り）なものであった。

　しかし、UCIeは、異なるプロセス、異なる製造元の規格化されたダイを組み合わせて、どちらかといえば高速高機能のハイエンドなシステムを作れる方向性に見える。サーバやスーパーコンピュータなどもターゲットになりそうだ。

　その部品となるダイは、「Chiplet（チップレット）」と呼ばれることになる。Chipletを元にエコシステム（市場と言い換えてもいいだろう）を作ろうという構想だ。

　既にIntel、AMDなどが異なるプロセスの複数のダイをワンパッケージに集積してプロセッサを作っている。この標準化は、いずれ表面化すべき動きではあった。

　プレスリリースを見てみる（UCIeのプレスリリース「Leaders in semiconductors, packaging, IP suppliers, foundries, and cloud service providers join forces to standardize chiplet ecosystem［PDF］」）。設立の初期メンバーにはIntel、AMD、Google Cloud、Meta、Microsoft、Qualcomm、Samsungなどそうそうたる名前が並ぶ。

　そして、製造側を代表する台湾の2大巨頭、TSMCとASE（パッケージ、組み立てなどの会社）が加わっている。メジャープレイヤーがそろっている。まさに「今後何十年か」使われる小さなシリコンチップの「大きな土俵」を作ろうという動きであるようにみえる。

　「今後何十年」と書いたのは、「PCIe」を念頭に置いたからだ。そういえば、「UCIe」と「PCIe」はつづりもよく似ている。それを意識せずに「UCIe」という名前の規格にしたとは思われない。PCIeの先祖（？）でもあるPCIの発祥から数えると、PCIとPCIeはここ30年ほどのインターコネクト業界を牛耳っている規格の「一族」といっていいだろう。

　PCIもPCIeも、もともとは拡張スロット間、あるいはPCB（プリント基板）上の半導体デバイス間の接続の規格であった。パッケージの「外側」のインターコネクト規格である。このPCIとPCIe規格があるおかげで多くの半導体メーカーの製品が相互に接続可能になっている。そしてPCI接続であるからこそ、ソフトウェアの底辺で働いているデバイスドライバなどの開発が統一的に行えてきた。

　こういう標準規格の存在がなかったら、業界は混乱し、発展が阻害されたといっていいだろう。いまや一歩を踏み出す時期に来たというわけだ。新たな入れ物には、新たなエコシステムを作るための規格が何かほしいところなのだ。

コンピュータのインターコネクトの歴史を振り返る

　昔を振り返ってみよう。PCIが登場したころのデバイス間のインターコネクト規格は乱立していた。当初のPC業界の標準はISA（Industry Standard Architecture）バスだったが、ISAバスでは、10年ほどでどうにもならない状況になってきた。

　そして、EISA（Extended Industry Standard Architecture）、MCA（Micro Channel architecture）、VESA（VLバス）など複数の規格が並立してしまった。結構混沌として誰もが困った状況だったと記憶している。

　しかし、PCIが登場した。真打登場という感じで急速に一本化され、またPCI自体も何世代かの改良を経て仕上がっていった。他のバスは駆逐された。その後、さらなる高速化のために物理層を高速シリアル新技術に変えようという機運が高まった折、PCIの覇権にも「分裂」の兆しがなかったわけではない。

　そこで勝ち残ったインターコネクト技術はソフトウェア的にはPCI互換となり、PCIの名を冠するPCIeであった。そんなこんなで30年ほど、世界の縁の下の力持ちはPCIの名を冠する技術であるのだ。

UCIeにはPCIeとは異なる課題がある

　異なるメーカー、異なるプロセスの複数のダイ（Chiplet）をワンパッケージにしようとする場合、パッケージに封止された半導体製品間のインターコネクト規格とは別次元の新たな問題が発生する。

　パッケージの外側であれば、物理層の電気的特性、その上で動くプロトコルなどを決めてやる必要がある。さらにボード上の拡張コネクターなどに対しては物理的な形状なども規定する必要がある。しかし、そんな物理形状はパッケージに封入されているデバイスとは直接関係がない。

　ところが、「Chiplet」といった場合、電気特性、プロトコルなど以外に、チップそのものの3次元的な物理形状やら、配線を取り出すためのバンプの位置、材質などから決める必要があるだろう。熱伝導も気になる。インターポーザ（貫通電極で表裏の回路を導通するための基板）の材質とかも特性に影響するだろう。

　考慮しなければならないことは非常に多そうだ。また、ワンパッケージ内に集積することを考えると、テストのやり方とか、信頼性、リライアビリティ、故障解析など、対処が厄介な問題がいろいろありそうだ。実際にChipletで商売しようとすれば、実に広範囲な分野のもろもろの事項を取り決める必要が出てくるはずだ。そういう点で、PCIeなどのパッケージ外のインターコネクト規格を念頭に置いた規格のままでは、Chipletには不十分であるはず。新たな規格が必要とされる理由だ。

　一方、電気的、プロトコル的な規格としては現行の「標準規格」であるPCIeをまずはそのまま「飲み込む」ようだ。これは必然ともいえる。パッケージの外でも中でもPCIeはそのまま使える。そして現状圧倒的に普及しているからだ。それにチップ外に出ていくことに比べれば圧倒的に配線の影響は小さくできるので、同じPCIeといっても消費電力などは格段に小さくできる。PCIeを外して規格は成立しないだろう。

UCIeとCXLとの関係