第290回日米10社が協力する半導体「後工程」はなぜいま注目なのか：頭脳放談

日本のレゾナックを中心に日米10社ほどが参加するコンソーシアム「US-JOINT」が、新世代パッケージ技術をシリコンバレーで開発するという。微細化技術を競う半導体の前工程に比べると、少し地味な感じがする後工程（パッケージ技術）だが、いまこの分野に注目が集まっている。なぜ、後工程が注目なのか、その歴史から振り返ってみた。

» 2024年07月19日 05時00分公開

[Massa POP Izumida，著]

新世代のパッケージ技術を開発するコンソーシアム「US-JOINT」と参加企業のロゴ
レゾナック（旧、昭和電工）を中心に日米10社が集まって、新世代のパッケージ技術を開発する「US-JOINT」が設立される。微細化技術で注目されてきた半導体の前工程と比べると、少し地味な感じがした後工程にも光が当たりつつある。今なぜ、後工程が注目なのか、その歴史から振り返ってみよう。図は、レゾナックのプレスリリース「シリコンバレーで日米の企業10社による次世代半導体パッケージのコンソーシアム設立」より。

　このところ投資家の目を引き続けている半導体業界なのだが、その潮流は一番地味な後工程（アセンブリ）にまで到達したようだ。日本のレゾナックが中心となって新世代のパッケージ技術を開発するコンソーシアム「US-JOINT」をシリコンバレーに設立するそうだ（レゾナックのプレスリリース「シリコンバレーで日米の企業10社による次世代半導体パッケージのコンソーシアム設立」）。すでに日米10社が参加を予定しており、2024年中にクリーンルームや装置を導入して2025年から稼働するそうだ。

レゾナックよりも昭和電工の方がなじみがある？

　中心となって活動しているレゾナックなのだが、筆者と同じ昭和世代には「昭和電工」といった方がなじみ深いだろう。戦前（第2次大戦のこと。念のため）から続く化学分野の大企業であり、電子デバイスにも各種の材料を供給している会社だ。昭和な社名を捨てて、新社名になったからには大きな一歩を踏み出さんという意図がありありと見えてくる。その一環で他社を巻き込みコンソーシアムを設立したということのようだ。

　新世代のパッケージからは、「お金の匂いが立ち上っている」と言ってよい。この辺は地味だった従来のパッケージとは環境が変わってきているのだ。そして米国シリコンバレーに拠点を設けるのは、新世代のパッケージを必要とする会社が米国に偏在しているためだと思われる。

半導体の後工程って何？

　まずは地味であまり知られていない後工程（アセンブリ、パッケージの組み立て工程）について簡単に説明し、今なぜそこからお金の匂いが立ち上っているのかを考えてみたい。

　「半導体チップ」というように、半導体の前工程で製造されるチップというものの多くは、シリコン単結晶の切れ端の上にトランジスタなどの電子回路を形成したものである（シリコン以外の素材も一部あるが）。ミリメートル単位で測る小さな切片上に何億個ものトランジスタを集積し、数百ドルといった単価が付くこともある。

　しかし考えてみよう。シリコンの切片をもらっても普通の人はそれを使うことなど出来はしない。通常はシリコンをパッケージというものに収めて、初めてスマートフォン（スマホ）やPCの中に入っているプリント基板（PCB）上にはんだ付けして回路として成り立つことになるのだ。シリコンと外の世界を電気的に接続するというのがパッケージの第一の役目である。また同時にスケールの異なるシリコンをPCB上に物理的に実装するという第二の役割も果たしている。

　シリコン単結晶に衝撃を与えれば簡単に割れてしまう。また人間の汗などに含まれる不純物によっても汚染されて支障を来す。外界の物理的、化学的な影響からチップを守り、信頼性を確保するというのが第三の役目である。

　そして第四の役目は放熱だ。主役であるCPU／GPUといったチップの発熱は大きい。単位体積基準だと原子炉に比較する人がいるくらいだ。第三の役目のために外界から切り離して保護しただけでは、内部に熱がたまり、チップが溶けてしまいかねない。そのため熱を伝え、冷却するための仕組みも必要になるのだ。

後工程が地味に見える理由

　そんななくてはならない後工程が地味に見えるのには理由がある。端的に言えば投資額の問題、といってもよいかもしれない。

　現在の最先端ファブ（前工程工場）に費やされる兆円単位のお金に比べると、従来型の後工程の工場への投資額は一桁どころではなく、二桁、もしかすると三桁以上小さくても成り立っていたからである。

　後工程に技術や進歩がないわけではない。しかし、対数目盛でないと世代間の比較ができないほど進化がすさまじい前工程に比べると、物理的なもろもろの制約に直面する後工程の進歩は緩く見える、ということである。

　ディスクリート（単体）のトランジスタなどを見ると分かる。初期は小さな金属缶をパッケージに使っていた。そこから金属線が外へ出されて電気的に接続された。その後ディスクリートトランジスタのパッケージはプラスチック製に変わった。いまだに秋葉原へ行けば、黒い半円筒のプラスチックから3本の脚が出ているトランジスタが購入可能だ。多分電力用途であれば金属缶パッケージ製品も残っている。

　対象をLSIに限ろう。1970年代はゲジゲジのようにパッケージの両側から2列に足の出たDIP（Dual In-line Package）型のパッケージが中心だった。その足をプリント基板に開けた穴（スルーホール）に差し込んではんだ付けするのだ。これもまだまだ現役だ。

　秋葉原で数十円といった価格（量産品価格はその数分の1、いや一桁安く）で売られている。DIP型デバイスの原価に占めるパッケージの割合を想像してしまうと魅力的な投資先には思えないだろう。

　DIP型は、40ピン程度が限界だ。64ピンのMC68000などビックリするほど大きかった。1980年代になると平たい小さな板状の端子をパッケージの四方に出すQFPP（Quad Flat Package）などのフラットパッケージが中心になってくる。これでDIPに比べると端子数を大幅に増加させることができた。100ピンや200ピンといったクラスが一般化した。

　フラットパッケージ用のプリント基板には穴がなく、表面に形成されたランドの上にはんだ付けする表面実装（サーフェスマウント）である。また、表面実装技術が採用されることで基板の片面ではなく、両面に部品を搭載することができるようになっていく。

　さらに携帯電話が勃興した1990年代末から21世紀初頭にかけては、外側に足が突き出ているのはプリント基板の面積の無駄と嫌われて、パッケージ表面にボール（バンプ）を取り付け、パッケージをひっくり返す形で基板に接続するスタイルが中心となる。パッケージサイズも縮小を続けた。今ではCSP（チップサイズパッケージ）といった半導体チップとパッケージがほぼ等しいサイズにまで達している。

　全体としてみれば、より小さいパッケージに、より多くの端子を格納し、より高速な信号を通したい、という流れに乗った進化だと分かる。ただ、後工程も結構な速度で進化してはいるのだが、「対数目盛りの前工程と比較するとちょっと」という感じだった。

　地味な理由には後工程業界特有の環境もあった。パッケージのコストが高いと、「チップを売っているのか、パッケージを売っているのか分からない」などと言われてコストダウン最優先の環境だったためだ。今でも古典的なパッケージでは状況は変わらないと思う。

　半世紀ほど前の初期の後工程は労働集約型でもあったので、多くの米国半導体会社は系列の組み立て工場を東南アジアに持っていた。輸送コストを考えても米国内で量産するより安かったということだ。

　また、1990年代、台湾で半導体産業が勃興したころには、前工程を担うTSMCなどのファウンドリの近くに、多くのアセンブリ会社が立ち上がっていた。当時、台湾の半導体企業に勤めていた知り合いが言っていた「毎月アセンブリ工場から見積もり取って一番安い会社に仕事を出す」と。当時のパッケージは標準規格化が進み、特にこなれた古いタイプのパッケージなら、誰に頼んでも規格にそったものが入手できたので差別化が難しかったのだ。

マルチチップパッケージの進展が後工程の重要性を高める

　その中で変化が生じたのは、複数のチップを1つのパッケージの中に封入するマルチチップパッケージの進展だろう。この一般化にもやはり携帯電話がトリガーを引いている。携帯電話を小型化する激烈な競争の中で複数のメモリチップをワンパッケージ化して、フットプリントを小さくしていったからだ。メモリは端子が決まっていてそのような取り組みがやりやすかったと言える。複数のメモリベンダーの異なる種類のメモリチップを重ねるようなことが一般化した。この場合、パッケージは仕向け先（携帯電話会社）のカスタムとなる。一歩踏み出した、というべきか。

　その後はメモリだけでなく、ロジックとメモリの組み合わせなど、取り組みが増えていく。重ねる、並べる、と複数のチップを扱う方法も工夫されていく。そして近年では、チップレットといった言葉に代表されるように、多数のチップを1個のパッケージ内で相互接続し、パッケージ内にシステムの中核部分を構築してしまっている。パッケージ内でのチップの相互接続は第五の機能と言えるかもしれない。

　CPU、GPUなどのロジックデバイス、メモリチップ、通信チップなど、複数のベンダー製造の異なるプロセスのチップが、1個のパッケージの中に並ぶことになったのだ。当然、各チップ間の配線本数は非常に多い、数千本単位、数百MHz、数GHzといった内部信号線群が各チップを接続することになる。電気的な要求レベルは非常に高度だ。

　それらのチップを高密度に実装するのに2.5次元あるいは3次元的に配置することになる。縦方向に通す信号、横方向に走る信号、そしてパッケージの外部へ接続する信号などその工程は複雑だ。さらに高速動作で大発熱のチップを高密度で充填したことによる排熱の処理も重要になる。

　こうしてシステム性能、そして製品価格を左右する前向きな意味での高付加価値なパッケージというものが成立してくる。ただし、このようなパッケージを組み立てられる後工程工場は従前の後工程とは桁が違う初期投資が必要だ。だいたいパッケージ技術の開発自体の難易度も超絶高い。

　従前からあるアセンブリ工場のレベルでは手に余る投資額であることが多いだろう。そこで前工程を持つファウンダリ、あるいは巨額の資金を集められる特定の半導体ベンダーそのものが後工程に乗り出す、という流れになってきている。

　まぁ、数兆円に達する前工程への投資と比べると、その何割かといった程度の投資額なのであるが。それでも数千億程度になるはずだ。何十年か前の労働集約型のアセンブリ工場からしたら目をむくような巨額な投資だ。しかもパッケージを作り続ける限り、材料、部品などを生産数量に比例して消費し続けるのだ。高度で価格の高いパッケージになるほど、そこに部材などを供給するベンダーのビジネスも大きくなるだろう。

　こうしてみると日本のパッケージ用先端材料ベンダーが中心となっているコンソーシアムが米国に拠点を置くという意味は理解できる。高度なパッケージ技術を必要としている米国の大手半導体ベンダーの要求に応えて、材料や対応製造装置を開発するということだ。そうして開発された材料や装置などは容易に他社に置き換えられないだろうから、ビジネス的にもがっちりというもくろみだろう。アセンブリ関係ベンダーも、このような流れに乗れるところと乗れなかったところで2極化しそうな感じではあるのだが。すでにそうか？